一、概述 本实验系统主要由FPGA主芯片 (FLEX10K10LC84)和外围丰富的输入输出外 设构成。FPGA主芯片的所有用户可用IO口均没 有同任一外设固定接死,而仅仅以插孔的形式存 在,这为用此开发系统设计出复杂多样的实验提 供了极大的灵活性。 所有外设的接口逻辑都很友好,外设的驱动 已在系统内部为用户设计好,用户可以对所有外 设接口用简单的TTL逻辑电平进行操作

可编程逻辑器件的支持技术: 1.互联的建立与消除。 2.设立查找表。 3.晶体管开关的控制。 连接控制: 1.熔丝(fuse):可编程点为熔丝构成连接,可高电压烧断,断开连接

寻址存储器（RAM 和 ROM） ROM 和 RAM 属于通用大规模器件，一般不需要自行设 计，特别是采用 PLD 器件进行设计时； 但是在数字系统中，有时也需要设计一些小型的存储器 件，用于特定的用途：临时存放数据，构成查表运算等。 此类器件的特点为地址与存储内容直接对应，设计时将 输入地址作为给出输出内容的条件；

同步时序电路设计是其分析的逆过程,是根据对电路逻辑功能的要求设计出具体的时序 逻辑电路。 同步时序电路是由触发器和组合逻辑构成,其设计就是选择触发器和寻找组合电路, 并将二者有机连接构造出满足设计要求的时序逻辑电路的过程

4.1概述 时序电路的定义: 电路任何一时刻的输出值不仅与该时刻输入变量的取值有关,而且与输入变量的输入序列有关,即与输入变量的历史情况有关,我们称之为时序电路 例:电梯工作过程

第一章基本知识 本章知识要点 一、数字系统的基本概念; 二、常用计数制及其转换; 三、带符号二进制数的代码表示; 四、常用的几种编码

4.3同步时序电路 4.3.1同步时序电路分析(书页159) 根椐逻辑图找出对同步时序电路的输出和状态在输入和时钟作用下变化规律的直观准确的描述,从而得出电路的逻辑功能。 同步时序电路的描述方法:逻辑图;函数 表达式;状态转移表;状态转移图;时序波形图

3.多路选择器(Multiplexers)可用于构成总线和交换机等。 一、多输入,单输出(多路开关)。从一组数据源选择一个送到输出

分析清楚时序电路的输入条件和输出条件，确定有多少种 输入信息的历史情况，由相应的电路状态记忆，从而确定 原始状态图的状态数 把每一个状态作为电路当时所处的现在状态，根据设计要 求和各种可能的输入情况，确定该时刻的现在的输出和下 一时刻电路的下一个状态，画出状态转换线，注明输入和 输出，完成原始状态图。可多设几个状态，不要发生遗漏 和错误

当得到代码形式的状态表后,只要选定确定电路状态的触发器的类型,就可导出各触发器的激励函数和电路的输出函数,将其电路实现便得到时序电路的逻辑图。如首先得到的是符号形式的状态表,需将其进行状态分配,得到符号形式的状态表。 一、确定激励函数(Excitation Function) 二、确定输出函数(Output Function)