第11章组合逻辑电路 11.1集成基本门电路 11.2集成复合门电路 11.3组合逻辑电路的分析 11.4组合逻辑电路的设计 11.5编码器 11.6译码器
第 11 章 组合逻辑电路 11.1 集成基本门电路 11.2 集成复合门电路 11.4 组合逻辑电路的设计 11.5 编码器 11.3 组合逻辑电路的分析 11.6 译码器
11.1集成基本门电路 (一)或门电路 或逻辑 或门电路（或门）：完成或 逻辑关系的电路。 在逻辑电路中，用电位的高 低来描述条件的具备与事件的发生。 图11.1.1或逻辑 习惯上规定： 高电平 低电平 正逻辑 1 0 负逻辑 0 1 返 回 下 节 上一页
(一) 或门电路 或逻辑 或门电路 ( 或门 )：完成或 逻辑关系的电路。 习惯上规定： 高电平 低电平 正逻辑 1 0 负逻辑 0 1 11.1 集成基本门电路 返 回 下一节 上一页 下一页 在逻辑电路中，用电位的高 低来描述条件的具备与事件的发生。 图 11.1.1 或逻辑
或门逻辑符号 或逻辑表达式： A0 F=A+B B 波形： 真值表 A B F 0 0 0 0 1 1 10 1 1 1 1 0111
或门逻辑符号： 真值表 A B F 0 0 1 1 1 0 0 1 1 0 1 1 或逻辑表达式： F = A + B 波形： A B F 0 0 1 0 1 1 0 1 0 1 1 1 返 回 下一节 上一页 下一页 A F B ≥1
逻辑加的运算规律： A+0=A A+1=1 4+A-A 或门除实现或逻辑关系外，还可以起控制门的作用。 信号输入端A0 信号控制端B。 当B-0时，F-A门打开 当B=1时，F-1 门关闭 返回 下一节 下一而
逻辑加的运算规律： A+0 = A A+1= 1 A+ A = A 或门除实现或逻辑关系外，还可以起控制门的作用。 信号输入端 信号控制端 当 B = 0 时，F = A 门打开 当 B = 1 时，F = 1 门关闭 返 回 下一节 上一页 下一页 A F B ≥1
(二)与门电路 B 与逻辑 与门逻辑符号： 图11.1.3与逻辑 A。 与逻辑表达式： F=A·B 真值表 波形： A B F 0011 0 0 0 0 0 0101 0 1 1 0001
与门逻辑符号： 真值表 波形： (二) 与门电路 与逻辑 A F B & 与逻辑表达式： F = A B 返 回 下一节 上一页 下一页 F 0 0 0 1 A B 0 0 1 0 1 1 0 1 0 0 1 0 A B F 0 0 0 1 1 0 1 1 图 11.1.3 与逻辑
逻辑乘的运算规律： A0=0 A.1=A A·A=A 与门除实现与逻辑关系外，也可以起控制门的作用。 信号输入端 Ao 信号控制端 当B=1时，F=A门打开 当B=0时，F=0门关闭
逻辑乘的运算规律： A 0 = 0 A1= A A A = A 与门除实现与逻辑关系外，也可以起控制门的作用。 当 B =1 时，F = A 门打开 当 B = 0 时，F = 0 门关闭 A F B 信号输入端 信号控制端 & 返 回 下一节 上一页 下一页
(三)非门电路 O+U 非逻辑 非逻辑符号： 图11.1.4 非逻辑 波形： 真值表 F 96 逻辑非的运算规律： A+A=1 非逻辑表达式： A·A=0 F=A A-A
非逻辑表达式： F = A (三) 非门电路 非逻辑 非逻辑符号： F 1 A 真值表 A F 0 0 1 1 波形： A F 0 1 1 0 逻辑非的运算规律： A+ A =1 A A = 0 A = A 返 回 下一节 上一页 下一页 图 11.1.4 非逻辑 波形： A F 0 1 1 0 逻辑非的运算规律 ： A+ A =1 A A = 0 A = A 返 回 下一节 上一页 下一页
11.2集成复合门电路 CT1000通用系列 TTL电路 CT2000高速系列 (Transistor-Transistor Logic CT3000 circuit) CT4000低功耗系列 CMOS电路 CC0000~CC4000 Complementory Mos Circuit)
11.2 集成复合门电路 TTL 电路 ( Transistor-Transistor Logic circuit ) CMOS 电路 ( Complementory Mos Circuit ) CT1000 通用系列 CT2000 高速系列 CT3000 CT4000 低功耗系列 CC0000 ~ CC4000 返 回 上一节 下一节 上一页 下一页
(一)或非门电路 逻辑表达式： F=A+B 逻辑符号 Bo 图11.2.1或非门 真值表 AB F 规律： 00 1 任1则0 010■ 100 全0则1 110
逻辑表达式： F = A + B (一) 或非门电路 规律： 任 1 则 0 全 0 则 1 返 回 上一节 下一节 上一页 下一页 逻辑符号： 真值表 0 0 0 1 A B F 0 0 0 1 1 0 1 1 A F B ≥1 图 11.2.1 或非门
或非门原理电路：CMOS或非门 A=0,B=0,F=1 PMOS1和PMOS2导通 NMOS1和NMOS2截止 A=0,B=1.F=0 PMOS b PMOS1和NMOS2导通 PMOS2和NMOS,截止 PMOS A=1B=0,F=0 NMOS D PMOS2和NMOS1导通 NMOS, PMOS1和NMOS2截止 A=1,B=1,F=0 PMOS,和PMOS,截止 图11.2.2CM0S或非门 NMOS1和NMOS2导通 返回 一节 上一闭
或非门原理电路：CMOS 或非门 A B + E S S S S D D D D F PMOS1 NMOS2 NMOS1 PMOS2 A = 0，B = 0， F = 1 PMOS1 和 PMOS2 导通 NMOS1 和 NMOS2 截止 A = 0，B = 1， F = 0 PMOS1 和 NMOS2 导通 PMOS2 和 NMOS1 截止 A = 1，B = 0， F = 0 PMOS2 和 NMOS1 导通 PMOS1 和 NMOS2 截止 A = 1，B = 1， F = 0 PMOS1 和 PMOS2 截止 NMOS1 和 NMOS2 导通 返 回 上一节 下一节 上一页 下一页 图 11.2.2 CMOS 或非门