第七章半导体存储器 7.1随机存取存储器(RAM) RAM的基本结构 RAM的存储单元 RAM的容量扩展 RAM的芯片介绍 7.2只读存储器(ROM) ROM的分类 ROM的结构及工作原理 ROM的应用 ROM的容量扩展
第七章 半导体存储器 7.2 只读存储器（ROM） RAM的基本结构 RAM的存储单元 RAM的容量扩展 RAM的芯片介绍 ROM的分类 ROM的结构及工作原理 ROM的应用 ROM的容量扩展 7.1 随机存取存储器（RAM）
存储器的基本概念 存储器用以存储二进制信息的器件。 半导体存储器的分类: 根据使用功能的不同,半导体存储器可分为两大类: (1)随机存取存储器(RAM)也叫做读/写存储器。既能 方便地读出所存数据,又能随时写入新的数据。RAM的 缺点是数据易失,即一旦掉电,所存的数据全部丢失。 (2)只读存储器(ROM)。其内容只能读出不能写入。 存储的数据不会因断电而消失,即具有非易失性。 存储器的容量:存储器的容量=字长(n)×字数(m)
存储器——用以存储二进制信息的器件。 半导体存储器的分类： 根据使用功能的不同，半导体存储器可分为两大类： （1）随机存取存储器（RAM）也叫做读/写存储器。既能 方便地读出所存数据，又能随时写入新的数据。RAM的 缺点是数据易失，即一旦掉电，所存的数据全部丢失。 （2）只读存储器（ROM）。其内容只能读出不能写入。 存储的数据不会因断电而消失，即具有非易失性。 存储器的容量：存储器的容量=字长（n）×字数（m） 存储器的基本概念
71随机存取存储器(RAM) RAM的基本结构 由存储矩阵、地址译码器、读写控制器、输入/输出控制、 片选控制等几部分组成。 地址码输 地址译码器 存储矩阵 片选 读/写控制 读/写 输入/输出 控制器
一． RAM的基本结构 由存储矩阵、地址译码器、读写控制器、输入/输出控制、 片选控制等几部分组成。 7.1 随机存取存储器（RAM） 存储矩阵 读 / 写 控制器 地 址 译 码 器 地 址 码 输 片 选 读 / 写 控 制 输 入 / 输 出 · · · · · ·
1.存储矩阵 图中,1024个字排地 行 01 031 A1○ 列成32×32的矩址NO1码 译 阵 输 1 131 为了存取方便,给入 4O、/象 位:位位:位 位:位 它们编上号。 线:线|线,线 线。线 32行编号为X0 10 311 3131 31 32列编号为Y0、 31° 数据线D○ D○ 这样每一个存储单 Yo Y31 元都有了一个固 列译码器 定的编号,称为 地址。 Ae A7 A8 地址输入
1. 存储矩阵 图中，1024个字排 列成32×32的矩 阵。 为了存取方便，给 它们编上号。 32 行编号为 X0 、 X1、…、X31， 32 列编号为 Y0 、 Y1、…、Y31。 这样每一个存储单 元都有了一个固 定的编号，称为 地址。 0 0 0 0 0 1 1 1 1 31 1 31 31 0 31 1 31 31 列 译 码 器 行 译 码 器 . . . . . . . . . . 位 线 位 线 位 线 位 线 位 线 位 线 . . . . . . . X X X Y0 Y1 Y3 1 0 1 3 1 A A A A A 地 址 输 入 地 址 输 入 5 6 7 8 9 D D 数据线 . . . . A2 A 3 A0 A1 4 A
2.地址译码器—将寄 A0O行 存器地址对应的二进制地AO 031 数译成有效的行选信号址aO 译 和列选信号,从而选中输O1器·位:位:级 码 该存储单元。 入 位 位:位 线,线 线.线 采用双译码结构。 行地址译码器:5输入32输出, 10 311 313 输入为A0、A1、…、A4 输出为X、X1、…、X3n D○ 列地址译码器:5输入32输出 数据线 DO 输入为A5、A6、 0 Y31 输出为Y0、Y1、…、Y3 列译码器 这样共有10条地址线。 A5 A6 A7 A8 AS 地址输入 例如,输入地址码AAAA6A5A4A3A2A1A0=00000000则行选线 X1=1、列选线Y0=1,选中第X1行第Y0列的那个存储单元
2．地址译码器——将寄 存器地址对应的二进制 数译成有效的行选信号 和列选信号，从而选中 该存储单元。 例如，输入地址码A9A8A7A6A5A4A3A2A1A0=0000000001，则行选线 X1＝1、列选线Y0＝1，选中第X1行第Y0列的那个存储单元。 0 0 0 0 0 1 1 1 1 31 1 31 31 0 31 1 31 31 列 译 码 器 行 译 码 器 . . . . . . . . . . 位 线 位 线 位 线 位 线 位 线 位 线 . . . . . . . X X X Y0 Y1 Y3 1 0 1 3 1 A A A A A 地 址 输 入 地 址 输 入 5 6 7 8 9 D D 数据线 . . . . A2 A 3 A0 A1 4 A 采用双译码结构。 行地址译码器：5输入32输出， 输入为A0、A1 、…、A4， 输出为X0、X1、…、X31； 列地址译码器：5输入32输出， 输入为A5、A6 、…、A9， 输出为Y0、Y1、…、Y31， 这样共有10条地址线
3.RAM的存储单元 例:六管NMOS静态存储单元 存储 T1、T2为NMOS非门, 单元 T3、T4也为NMOS非门 (行选择线) DD 两个非门交叉连接组成 VG 基本触发器存储数据。 Ts、T为门控管。 0 T7、T8是每一列共用的 门控管。 位 (1)写入过程: 线 线 B B 例如写入“1〃 (2)读出过程: 数 数 据 例如读出“1〃 线D0 万(列选择线)1D线
V V 8 T 7 T 6 T 5 T T 线 4 位 据 （列选择线） D 3 线 1 T i Y （行选择线） j B 数 T X T DD G 2 D 线 位 B 数 线 据 3． RAM的存储单元 例： 六管NMOS静态存储单元 存储 单元 （1）写入过程： 例如写入“1” （2）读出过程： 例如 读出“1” T1、T2为NMOS非门， T3、T4也为NMOS非门， 两个非门交叉连接组成 基本触发器存储数据。 T5、T6为门控管。 T7、T8是每一列共用的 门控管。 1 1 0 0 0 1 0 1 1 0
4.片选及输入/输出控制电路 当选片信号CS=1时,G5、G输出为0,三态门G1、G2、G均处于高阻 状态,IO端与存储器内部完全隔离,存储器禁止读/写操作,即不工作。 G vO R/ G 当CS=0时,芯片被选通:当RW=1时,G输出高电平,G3被打开,被 选中的单元所存储的数据出现在ⅣO端,存储器执行读操作; 当RW=0时,G输出高电平,G1、G2被打开,此时加在O端的数据以 互补的形式出现在内部数据线上,存储器执行写操作
& & G G G C S R/W 3 4 5 1 G D D I/O G2 4. 片选及输入/输出控制电路 当选片信号CS＝1时，G5、G4输出为0，三态门G1、G2、G3均处于高阻 状态，I/O端与存储器内部完全隔离，存储器禁止读/写操作，即不工作。 当CS＝0时，芯片被选通：当R/W＝1时，G5输出高电平，G3被打开，被 选中的单元所存储的数据出现在I/O端，存储器执行读操作； 当R/W ＝0时，G4输出高电平，G1、G2被打开，此时加在I/O端的数据以 互补的形式出现在内部数据线上，存储器执行写操作
RAM的工作时序(以写入过程为例) WO ADD 写入单元的地址 CS R/W WP AS WR vO 写入数据 DW DH 写入操作过程如下: (1)欲写入单元的地址加到存储器的地址输入端; (2)加入有效的选片信号CS; (3)将待写入的数据加到数据输入端。 (3)在RW线上加低电平,进入写工作状态 (4)让选片信号CS无效,ⅣO端呈高阻态
二. RAM的工作时序（以写入过程为例） t WC ADD 写入单元的地址 t WP CS R/W I/O 写入数据 A S t WR t D W t D H t 写入操作过程如下： （1）欲写入单元的地址加到存储器的地址输入端； （2）加入有效的选片信号CS； （3）将待写入的数据加到数据输入端。 （3）在R/W线上加低电平，进入写工作状态； （4）让选片信号CS无效，I/O端呈高阻态
三.RAM的容量扩展 1.位扩展 用8片1024(1K)×1位RAM构成的1024×8位RAM系统。 o10 DIO DON vO vO VO 1024×1RAM 1024×1RAM 1024×1RAM AoA···A9RMC A0AI···A9RMCs AO A1.A9 RAC AAA R
三． RAM的容量扩展 1．位扩展 用8片1024（1K）×1位RAM构成的1024×8位RAM系统。 1024×1RAM A0 A1 A R/W C S ... I/O I/O ... 1024×1RAM A0 A1 A R/W C S ... I/O I/O 1024×1RAM A0 A1 A9 R/W C S ... I/O I/O ... A A 0 1 0 1 7 9 9 9 A C S R/W
2.字扩展 例:用8片1K×8位RAM构成的8K×8位RAM。 1/Oo 1/O∴·IO7 I/OoIO1∴IO7 1O0 I/O1 1024×8RA 1024×8RAM 1024×8RAM A0A1···A9R/WCs AoAL∴·A9RM A0AL··A9RA AAAAA A12 O +5V G1 OGA Y7 74LS138
2．字扩展 . . A C Y Y G G 0 B G 1 7 . . . . Y1 74LS138 +5V A12 2A 2B 1024×8RAM A0 A1 A R/W C S ... I/O ... 1024×8RAM A0 A1 A R/W C S ... I/O 1024×8RAM A0 A1 A9 R/W C S ... I/O A A 0 1 R/W 0 1 7 9 9 9 A I/O0 I/O1 I/O7 I/O0 I/O1 I/O7 I/O0 I/O1 I/O7 ... ... ... ... ... A11 A10 例：用8片1K×8位RAM构成的8K×8位RAM
