结束 放映 3.3用中规模集成电路设计其他 的组合逻辑电路 3.3.1用数据选择器设计组合逻辑电路 3.3.2用译码器设计组合逻辑电路 3.3.2用加法器设计组合逻辑电路 2023/7/17 返回
2023/7/17 1 3.3 用中规模集成电路设计其他 的组合逻辑电路 结束 放映 3.3.1 用数据选择器设计组合逻辑电路 3.3.2 用译码器设计组合逻辑电路 3.3.2 用加法器设计组合逻辑电路
复习 十六选一的数据选择器应有怎样的输入、输 出、选择、控制端？ 如何用两片八选一数据选择器构成十六选一 数据选择器？ 如何利用八选一数据选择器实现三变量组合 逻辑函数？ 2023/7/17
2023/7/17 2 复习 十六选一的数据选择器应有怎样的输入、输 出、选择、控制端？ 如何用两片八选一数据选择器构成十六选一 数据选择器？ 如何利用八选一数据选择器实现三变量组合 逻辑函数？
3.3MS1组合逻辑电路的分析 随着中规模集成组合逻辑电路的不断发展，使得 许多功能的组合逻辑电路可直接使用中规模集成电路 来实现。这不仅可以缩小电路的体积、减少连线、降 低成本、 提高电路的可靠性，而且使电路的设计工作 变得十分简便。目前使用较多的中规模集成电路有数 据选择器、译码器和全加器等。 2023/7/17
2023/7/17 3 3.3 MSI组合逻辑电路的分析 随着中规模集成组合逻辑电路的不断发展，使得 许多功能的组合逻辑电路可直接使用中规模集成电路 来实现。这不仅可以缩小电路的体积、减少连线、降 低成本、提高电路的可靠性，而且使电路的设计工作 变得十分简便。目前使用较多的中规模集成电路有数 据选择器、译码器和全加器等
3.3.1用数据选择器设计组合逻辑电路 1. 要设计电路的变量数与数据选择器的地址数目相等 在这种情况下，可在数据选择器的地址输入端输入 函数的变量，在数据输入端输入1或0，以控制与之对应 的最小项在函数表达式中是否出现。数据输入端输入的 是1，对应的最小项出现；数据输入端输入的是0，对应 的最小项不出现。根据这一原则，从而可构成不同的功 能的组合逻辑电路。 2023/7/17
2023/7/17 4 3.3.1 用数据选择器设计组合逻辑电路 1．要设计电路的变量数与数据选择器的地址数目相等 在这种情况下，可在数据选择器的地址输入端输入 函数的变量，在数据输入端输入1或0，以控制与之对应 的最小项在函数表达式中是否出现。数据输入端输入的 是1，对应的最小项出现；数据输入端输入的是0，对应 的最小项不出现。根据这一原则，从而可构成不同的功 能的组合逻辑电路
…闷3.31小试拥8选1数据选择器74LS151产生3变量逻辑还徽 …F=ABC+BC+BC… …(33.10 [解]74LS151有3位地址输入(=3)，可产生任何形式的4位变量以下的逻辑函数，故可产生 式(3.19的3变量逻辑函做，设计步骤如下： ①将逻辑还数变换成最小项表达式+ F=ABC+ABC+(A+角BC (3.32） ABC+ABC+ABC+ABC …②列出对应的8选1数据选择器的逻辑表达式 Y=AAAD+AZAD+AAAD+ZAAD …(3.33） +AAAD +AAAD+AAAD +AAAD. 2023/7/17
2023/7/17 5
…③确定74LS151的地址输入端和数据输入端的输入信号，使Y=F。 .…8选174LS151有3个地址输入端A2A1、A0,使A=A、A1=B、A0=C,由式(3.20)可知逻 辑函数F表达式中出现的最小项是：mgm4、m6、m.函数最小项表达式中出现的最小项对应的数 据输入端输入1，没有出现的最小项对应的数据输入端输入·的原则，逻辑函数Y表达式中对应的 数据输入端应有：D2=D4=D6=D,=1,D=D=D2=D=0.这样，就有Y=F,从而实现了由8 选1数据选择器产生逻辑函数下。… …④画出电路连线图如图33.1所示。当然，所有的使能端要置有效电平以选通，如图中的 使能输入端接地（了=0)。 F-ABC+ABC+BC 14LS151 Do D1 D2 D3 Da Ds D6D7 0 ·图3.3.1.例3.3.1的电路连线图 2023/7/17
2023/7/17 6
2 要设计电路的逻辑函数的变量数多于数据选择器的地址数目 在这种情况情况下，就要将逻辑函数的多余的 变量分离出来，一般是分离从排在后面的变量。 …例3.32引试用4选1数据选择器74LS153产生逻辑函数 F(AB,C）=…∑m,i=126,7…(3340 …[解]①分离变量 要产生的逻辑函嫩是3变量的逻辑函效，而双4选1数据选择器74L$151每组各有1个独立的 使能控制输入端，但整个集成电路只有2个公用的地址输入端，地址变量的最小项数无法与3变量 的最小项数项对应。因此，需将逻辑函数中的一个变量分离出来，移送到数据输入端，即：+ …F(AB,C)=∑m,…i=12,67=C+ABC+ABC+ABC =AC+G+AR0+ARC+C· =AC+BC+A0)+A80…(3.35) 2023/7/17
2023/7/17 7 2 要设计电路的逻辑函数的变量数多于数据选择器的地址数目 在这种情况情况下，就要将逻辑函数的多余的 变量分离出来，一般是分离从排在后面的变量
…②列出对应的4选1数据选择器的逻辑表达式 …Y=AAD,+AAD+AAD,+AAD…（33.6) …③确定74LS151的地址输入端和数据输入端的输入信号，使Y=F。 将式(32.3)与式(3.24)进行此较可知，只要使A1=A、A0=B;D=C、D1=C、D2=0, D2=1,Y=F,就可以用4选1数据选择器74LS151产生逻辑函数F。 …④画出电路连线图，如图33.2所示。4 74LS153+ Do D1 D2 D3 CC 0 1 图3.3.2.例3.3.2的电路连线图 2023/7/17
2023/7/17 8
3.用数据选择器设计组合逻辑电路的步骤： (1)写出要设计的逻辑函数的最小项表达式。 根据设计要求列出逻辑函数的真值表，由真值表直接写出 逻辑函数的最小项表达式，无需 化简。 ● 若设计要求给出了逻辑函数，可将逻辑函数表达式直接变 换成最小项表达式。 (2) 根据逻辑函数包含的变量数，选定数据选择器，一般含 有n变量的逻辑函数，可选择2或21选1数据选择器。若规定使用 的数据选择器不能达到设计要求，可将数据选择器扩展使用。 (③)列出所选数据选择器的输出函数表达式。 (4) 将要设计的逻辑函数表达式和数据选择器的输出函数表 达式进行对照比较，确定地址输入端的输入信号和数据输入端的 输入信号，使两函数对应相等。 m匀技照上一步中确定的输入信号连接电路，画出电路连线图
2023/7/17 9 3．用数据选择器设计组合逻辑电路的步骤： (1) 写出要设计的逻辑函数的最小项表达式。 l 根据设计要求列出逻辑函数的真值表，由真值表直接写出 逻辑函数的最小项表达式，无需 化简。 l 若设计要求给出了逻辑函数，可将逻辑函数表达式直接变 换成最小项表达式。 (2) 根据逻辑函数包含的变量数，选定数据选择器，一般含 有n变量的逻辑函数，可选择2 n或2 n-1选1数据选择器。若规定使用 的数据选择器不能达到设计要求，可将数据选择器扩展使用。 (3) 列出所选数据选择器的输出函数表达式。 (4) 将要设计的逻辑函数表达式和数据选择器的输出函数表 达式进行对照比较，确定地址输入端的输入信号和数据输入端的 输入信号，使两函数对应相等。 (5) 按照上一步中确定的输入信号连接电路，画出电路连线图
3.3.2用译码器设计组合逻辑电路 用译码器设计组合逻辑电路的一般步骤： ● 写出逻辑函数的最小项表达式，根据需要可变换 成与或表达式。 ● 根据函数包含的最小项选择合适的译码器，译码 器的输入端数须和逻辑函数的变量数相 等，且通常是选择二进制译码器，因为二进制译码器的 输出端才能产生输入变量的所有最小项。 ● 确定译码器的输入变量，并用译码器的输出信号 表示所要设计电路的逻辑函数。 按照译码器的输出信号表示的设计电路的逻辑函数表达 式， 画出译码器的连线图。 2023/7/17
2023/7/17 10 3.3.2 用译码器设计组合逻辑电路 用译码器设计组合逻辑电路的一般步骤： l 写出逻辑函数的最小项表达式，根据需要可变换 成与或表达式。 l 根据函数包含的最小项选择合适的译码器，译码 器的输入端数须和逻辑函数的变量数相 等，且通常是选择二进制译码器，因为二进制译码器的 输出端才能产生输入变量的所有最小项。 l 确定译码器的输入变量，并用译码器的输出信号 表示所要设计电路的逻辑函数。 按照译码器的输出信号表示的设计电路的逻辑函数表达 式，，画出译码器的连线图