实验七 触发器及其应用 2023/7/17 数字电路实验（江西现代职业技术学院）
2023/7/17 数字电路实验(江西现代职业技术学院) 实验七 触发器及其应用
一、实验目的 1.掌握JK触发器、D触发器和T触发器的逻辑功能。 2.熟悉各类触发器之间逻辑功能的相互转换方法。 3.了解不同功能触发器之间的相互转换。 2023/7/17 数字电路实验（江西现代职业技术学院）
2023/7/17 数字电路实验(江西现代职业技术学院) 一、实验目的 1.掌握JK触发器、D触发器和T触发器的逻辑功能。 2.熟悉各类触发器之间逻辑功能的相互转换方法。 3.了解不同功能触发器之间的相互转换
二、实验仪器及设备 1.数字逻辑实验台 1台 2.元器件： 74LS00 1片 74LS112 4片 74LS74 1片 导线 若干 2023/7/17 数字电路实验（江西现代职业技术学院）
2023/7/17 数字电路实验(江西现代职业技术学院) 二、实验仪器及设备 1.数字逻辑实验台 1台 2.元器件： 74LS00 1片 74LS112 4片 74LS74 1片 导线 若干
三、实验原理 1)74LS112是一种下降沿触发的边沿双JK触发器，包括 有两个独立的JK触发器，每个触发器具有各自独立的 清零、置位、时钟输入端。 2)清零端R、置位端$为低电平有效，而且具有优先的功 能。当R为低电平，S为高电平，输入端J、K为何值， 触发器均为0。当R为高电平，S为低电平，输入端J、 K为何值，触发器均为1。R、S都为高电平时，J、K 输入端决定输出。所以R、S常用来预清零端R、置位 端S为低电平有效，而且具有优先的功能。当R为低电 平，S为高电平，输入端J、K为何值，触发器均为0。 当R为高电平，S为低电平，输入端J、K为何值，触 发器均为1。R、S都为高电平时，J、K输入端决定输 出。所以R、S常用来预置初始状态。 2023/7/17 数字电路实验（江西现代职业技术学院）
2023/7/17 数字电路实验(江西现代职业技术学院) 三、实验原理 1) 74LS112是一种下降沿触发的边沿双JK触发器，包括 有两个独立的JK触发器，每个触发器具有各自独立的 清零、置位、时钟输入端。 2) 清零端R、置位端S为低电平有效，而且具有优先的功 能。当R为低电平，S 为高电平，输入端J、K为何值， 触发器均为 0 。当R为高电平，S 为低电平，输入端J、 K为何值，触发器均为1 。R、S都为高电平时，J、K 输入端决定输出。所以R、S 常用来预清零端R、置位 端S为低电平有效，而且具有优先的功能。当R为低电 平，S 为高电平，输入端J、K为何值，触发器均为 0 。 当R为高电平，S 为低电平，输入端J、K为何值，触 发器均为 1 。R、S都为高电平时，J、K输入端决定输 出。所以R、S 常用来预置初始状态
四、实验内容 1.基本RS触发器逻辑功能的测试。 2.JK触发器逻辑功能的测试。 3.D触发器逻辑功能的测试。 4.触发器的功能转换。 5.用JK触发器和相应的门电路组成竞赛抢答电路。 2023/7/17 数字电路实验（江西现代职业技术学院）
2023/7/17 数字电路实验(江西现代职业技术学院) 四、实验内容 1.基本RS触发器逻辑功能的测试。 2.JK触发器逻辑功能的测试。 3.D触发器逻辑功能的测试。 4.触发器的功能转换。 5.用JK触发器和相应的门电路组成竞赛抢答电路
1、基本RS触发器逻辑功能的测试。 利用数字逻辑实验箱测试由与非门组成的基本RS触发 器（如图1)的逻辑功能。 功能表 输入 输出 RS On Qn+1 逻辑功能 00 0 大 不定 × 0 01 0 置0 1 0 0 1 10 置1 1 1 0 0 11 保持不变 2023/7/17 数字电路实验（江西现代职业技术学院）
2023/7/17 数字电路实验(江西现代职业技术学院) 1、基本RS触发器逻辑功能的测试。 利用数字逻辑实验箱测试由与非门组成的基本RS触发 器（如图1）的逻辑功能
2、集成双触发器74LS112逻辑功能测试 根据JK触发器的引脚排列及其输入端的状态组合。所测 功能表如下所示： 9 CP Q=0 Q=1 0+1 0 0+1 1*0 01 1+0 0+1 1 1+0 0 0 不定 不定 2023/7/17 数字电路实验（江西现代职业技术学院）
2023/7/17 数字电路实验(江西现代职业技术学院) 2、集成双触发器74LS112逻辑功能测试 根据JK触发器的引脚排列及其输入端的状态组合。所测 功能表如下所示：
2023/7/17 数字电路实验（江西现代职业技术学院）
2023/7/17 数字电路实验(江西现代职业技术学院)
3、集成D触发器逻辑功能测试 根据D触发器的引脚排列及其输入端的状态组合。所测 功能表如下所示： 21 D CP 2”=0 2”=1 0→1 0 0 0 1→0 0 0 0→1 1 1 1→0 1 2023/7/17 数字电路实验（江西现代职业技术学院）
2023/7/17 数字电路实验(江西现代职业技术学院) 3、集成D触发器逻辑功能测试 根据D触发器的引脚排列及其输入端的状态组合。所测 功能表如下所示：
4、触发器的功能转换 1)将JK触发器转换成D、T、T触发器，并测试其功能。 1J Q Q CP CP CP 1 1K (a) (6) (c) JK触发器转换成D触发器、T触发器和T'触发器 (aD触发器；b)T触发器；(cT'触发器 2023/7/17 数字电路实验（江西现代职业技术学院）
2023/7/17 数字电路实验(江西现代职业技术学院) 4、触发器的功能转换 1)将JK触发器转换成 触发器，并测试其功能