结束 2.4TTL门电路 放映 2.4.1 TTL与非门 2.4.2 集成门电路电气特性及主要参数 2.4.3 抗饱和TTL与非门 2.4.4 其他类型的TTL集成门电路 20237/17 返回
2023/7/17 1 2.4.1 TTL与非门 2.4.2 集成门电路电气特性及主要参数 2.4 TTL门电路 2.4.4 其他类型的TTL集成门电路 2.4.3 抗饱和TTL与非门 结束 放映
复习 什么是高电平？什么是低电平？ 什么是状态赋值？ 什么是正逻辑？什么是负逻辑？ 二极管与门、或门有何优点和缺点？ 2023/7/17
2023/7/17 2 复习 什么是高电平？什么是低电平？ 什么是状态赋值？ 什么是正逻辑？什么是负逻辑？ 二极管与门、或门有何优点和缺点？
2.3TTL反相器 TT心集成逻辑门电路的输入和输出结构均采用 半导体主极管，所以称晶体管一晶体管逻辑门电路， 简称TTL电路。 TTL电路的基本环节是反相器。 简单了解TTL反相器的电路及工作原理，重点 掌握其特性曲线和主要参数（应用所需知识)。 2023/7/17
2023/7/17 3 2.3 TTL反相器 TTL集成逻辑门电路的输入和输出结构均采用 半导体三极管，所以称晶体管—晶体管逻辑门电路， 简称TTL电路。 TTL电路的基本环节是反相器。 简单了解TTL反相器的电路及工作原理，重点 掌握其特性曲线和主要参数（应用所需知识）
2.4.1TTL与非门 返迹 1.TL与非门的电路结构及工作原理 +Vcc 箱位于1.0N ec 有0.3V 多发射极三极管 每一个发射极能各自独立形成正向偏置的发 射结，并可使三极管进入放大或饱和区。 2023/7/17
2023/7/17 4 每一个发射极能各自独立形成正向偏置的发 射结，并可使三极管进入放大或饱和区。 多发射极三极管 1．TTL与非门的电路结构及工作原理 有0.3V 箝位于1.0V 全为3.6V 集电 结导 通 2.4.1 TTL与非门
+Vcc R Ie. 1V2.1V VT; 立VD VT VT2 A B C 有0 输出1 全1 输出0 (a) (b) 三输入TTL与非门电路 (a)电路 (b)逻辑符号 2023/7/17
2023/7/17 5 三输入TTL与非门电路 (a)电路 (b) 逻辑符号 全1 输出0 有0 输出1 1V 2.1V
(1)输入级 +Vcc +Vcc VD N 当输入低电平时，4=0.3V,发射结正向导 通，4g1=1.0V 当输入高电平时，u=3.6V,发射结受后级 电路的影响将反向截止。1由后级电路决定。 2023/7/17
2023/7/17 6 (1) 输入级 N P N 当输入低电平时， uI=0.3V，发射结正向导 通， uB1=1.0V 当输入高电平时， uI=3.6V，发射结受后级 电路的影响将反向截止。 uB1由后级电路决定。 N N P
(2)中间级 +Vcc 反相器VT2 R2 实现非逻辑 1.6k2 反相输出 输入高电 向后级提供反相 压时饱和 VT2 与同相输出。 输入低电 同相输出 压时截止 门R3 1k2 2023/7/17
2023/7/17 7 (2) 中间级 反相器VT2 实现非逻辑 反相输出 同相输出 向后级提供反相 与同相输出。 输入高电 压时饱和 输入低电 压时截止
(3)输出级（推拉式输出） VT,为射极跟随器 +Vcc +Vcc (+5V) (+5V) R4 1302 130 低输入 VT3 高输入 导通 截止 亚vD uo 高输入 低输入 米VT, 饱和 截止 2023/7/17
2023/7/17 8 (3) 输出级（推拉式输出） VT3为射极跟随器 低输入 高输入 饱和 截止 低输入 高输入 截止 导通
2. 工作原理 (1)当输入高电平时，u=3.6V, VT处于倒置工作状态， 、+Vcc 集电结正偏，发射结反偏， (+5V) R4 4B1=0.7VX3=2.1V, 4k2 n 11302 VT3 VT2和VT4饱和， 2.1V 41 VT2 vD 输出为低电平uo=0.3V。 3.6 40 VT 0.3V 输入级 中间级 输出级 2023/7/17
2023/7/17 9 2. 工作原理 （1）当输入高电平时， uI=3.6V， VT1处于倒置工作状态， 集电结正偏，发射结反偏， uB1=0.7V×3=2.1V， VT2和VT4饱和， 输出为低电平uO=0.3V。 2.1V 0.3V 3.6V
(2)当输入低电平时， u=0.3V, VT1发射结导通， +Vcc +5V) uB1=0.3V+0.7V=1V, o 4k2 1.6k2 VT2和VT4均截止， VT3和Vo导通。 夜VD VT 0.3V uo 输出高电平 3.6V 1k2 Wo =VcC -UBE3-UD 中间级 输出级 ≈5V-0.7-0.7V=3.6V 输入级 2023/7/17
2023/7/17 10 （2） 当输入低电平时， uI=0.3V， VT1发射结导通， uB1=0.3V+0.7V=1V， VT2和VT4均截止， VT3和VD导通。 输出高电平 uO =VCC -UBE3-UD ≈5V-0.7V-0.7V=3.6V 1V 3.6V 0.3V