:第八章可编程接口花片及应用技术 第七章可编程接口芯片及应用 随着大规模集成电路及实际的需要,现已设计并生 产出多种单片通用的外围接口电路。主要有两类: 并行接口芯片和串行接口芯片。 7,1可编程并行接口芯片 Intel8255A 7,2可编程让计数器定时器8253 73可编程串行输入输出接口芯片8250A8251A
⚫第八章 可编程接口芯片及应用技术 第七章 可编程接口芯片及应用 随着大规模集成电路及实际的需要，现已设计并生 产出多种单片通用的外围接口电路。主要有两类： 并行接口芯片和串行接口芯片。 ⚫ 7.1 可编程并行接口芯片Intel 8255A ⚫ 7.2 可编程计数器/定时器8253 ⚫ 7.3 可编程串行输入/输出接口芯片8250A/8251A
:第八章可鑰程接口片及应用技术 71可编程并行接口芯片 Intel8255A 可编程接口是指其功能方式可由微型机的指 令来设定,通过执行不同的初始化程序,使一个 可编程的接口芯片工作于不同的接口功能方式, 从而能与多种外部设备进行接口。 Intel8255A是 可编程并行ⅣO接口芯片,可为多种并行ⅣO设备 提供接口。 返回本章首页
⚫第八章 可编程接口芯片及应用技术 7.1 可编程并行接口芯片Intel 8255A 可编程接口是指其功能方式可由微型机的指 令来设定，通过执行不同的初始化程序，使一个 可编程的接口芯片工作于不同的接口功能方式， 从而能与多种外部设备进行接口。Intel 8255A是 可编程并行I/O接口芯片，可为多种并行I/O设备 提供接口。 返回本章首页
:第八章可编程接口花片及应用技术 7118255A的内部结构 8255A的内部结构框图,40根引脚的分布图如下页 所示。8255A是40根引脚,双列直插式芯片。这些引 脚可分成:(1)与外设连接的引脚;(2)与CPU连 接的引脚。 从功能上来分,82554由以下几部分组成: 数据端口A、B、C 每个端口都是8位并行数据口,都可以选择作为输 入或输出。 端口A:PA0~PA7,数据端口输入输出线使用,输出 锁存器缓冲器,输入锁存器;
⚫第八章 可编程接口芯片及应用技术 7.1.1 8255A的内部结构 8255A的内部结构框图，40根引脚的分布图如下页 所示。8255A是40根引脚，双列直插式芯片。这些引 脚可分成：（1）与外设连接的引脚；（2）与CPU连 接的引脚。 从功能上来分，8255A由以下几部分组成： 一、数据端口A、B、C 每个端口都是8位并行数据口，都可以选择作为输 入或输出。 ⚫端口A：PA0~PA7，数据端口输入/输出线使用，输出 锁存器/缓冲器，输入锁存器；
:第八章可编程接口花片及应用技术 A组 A组 控制 A口 PArPAo (8位) 数据 D-D 总线 丬内 A组 缓冲器 c口 PCrPC4 部 (4位) 数 RD WR 读/写 据 A1 控制 总 B组 AO 逻辑 线 c口 >PC3-PCo RESET (4位) CS B组 控制 B组 B口 PBrPI (8位) 图8255A的结构框图
⚫第八章 可编程接口芯片及应用技术 ⚫图 8255A的结构框图 内 部 数 据 总 线 PB7~PB0 B 组 B 口 (8 位) PC3~PC0 B 组 C 口 (4 位) PC7~PC4 PA7~PA0 A 组 A 口 (8 位) A 组 C 口 (4 位) A 组 控 制 B 组 控 制 D7~D0 数 据 总 线 缓冲器 读/写 控 制 逻 辑 RD W R A1 A0 RESET CS
:第八章可编程接口花片及应用技术 33 4 3 PP PA DDDDDDD 32 PA2A 31 PA 30 29 28 433 4321098 PA PA PA PA 18 8255A19 PBl 82 20 9865 PB 21 55 PB3 22 PBA 23 PB WR 36 24 PB RESET 35 25 PB7 456 PPPP 引脚分布图 17 PCA Vcc 26 GND C 10 PP
⚫第八章 可编程接口芯片及应用技术 ⚫ 图 82 55A 引脚分布图 A口B口C口 PA 0 PA1 PA2 PA3 PA 4 PA5 PA 6 PA7 PB 0 PB1 PB2 PB3 PB 4 PB5 PB 6 PB7 PC 0 PC1 PC2 PC3 PC 4 PC5 PC 6 PC7 D0 D1 D2 D3 D4 D5 D6 D7 A0 A1 CS RD WR RESET Vcc GND 34 4 33 3 32 2 31 1 30 40 29 39 28 38 27 37 18 8255A 19 9 20 8 21 6 22 5 23 36 24 35 25 14 15 16 17 13 26 12 7 11 10
:第八章可编程接口花片及应用技术 中非非 端口B:PB0~PB7,数据端口输入输出线使用,输出 锁存器缓冲器,输入缓冲器; 端口C:PC0~-PC7,既可作数据端口,也可作控制端 口。分成4位的两组,分别与A口和B口组合,以输出控 制信号输入状态信号。 二、A组和B组控制电路 A组:控制端口A和端口C的高4位; B组:控制端口B和端口C的低4位; 接受读/写控制逻辑来的命令; 从数据总线缓冲器接受CPU的输出命令字,决定工作 方式 对端口C的每一位实现按位复位或置位
⚫第八章 可编程接口芯片及应用技术 ⚫端口B：PB0~PB7，数据端口输入/输出线使用，输出 锁存器/缓冲器，输入缓冲器； ⚫端口C：PC0~PC7，既可作数据端口，也可作控制端 口。分成4位的两组，分别与A口和B口组合，以输出控 制信号/输入状态信号。 二、A组和B组控制电路 ⚫A组：控制端口A和端口C的高4位； ⚫B组：控制端口B和端口C的低4位； ⚫接受读/写控制逻辑来的命令； ⚫从数据总线缓冲器接受CPU的输出命令字，决定工作 方式； ⚫对端口C的每一位实现按位复位或置位
第八章可编程接口花片及应用技术 三、数据总线缓冲器 三态双向8位缓冲器,用作8255A与系统DB的接口。 。CPU出指羟制字、数据数据8255A;(CPU写入 8255A输入指态信息、数据数据笔PU;(CPU读) 四、读/写控制逻辑 接受来自CPU地址总线和控制总线的输入信号,然后 向A组和B组控制电路发送命令 CS:片选信号,低电平有效,有效时允许8255A与 CPU进行数据传送; RD:读信号,低电平,CPU从8255A读取数据或状态 信息
⚫第八章 可编程接口芯片及应用技术 三、数据总线缓冲器 三态双向8位缓冲器，用作8255A与系统DB的接口。 ⚫ CPU 控制字、数据 8255A；(CPU写入) ⚫ 8255A 状态信息、数据 CPU；(CPU读) 四、读/写控制逻辑 接受来自CPU地址总线和控制总线的输入信号，然后 向A组和B组控制电路发送命令。 ⚫ CS：片选信号，低电平有效，有效时允许8255A与 CPU进行数据传送； ⚫ RD：读信号，低电平，CPU从8255A读取数据或状态 信息。 输出指令 数据总线 输入指令 数据总线
:第八章可编程接口花片及应用技术 wR:写信号,低电平,CPU将数据或控制字送至 8255A; RESET:复位信号,高电平,清除内部所有寄存 器的内容,并将各端口都置成输入方式; A1,A0:AB线最低两位,与RD、WR、CS的组 合构成对8259A的三个端口及控制字寄存器的寻址。 具体寻址组合如下所示:
⚫第八章 可编程接口芯片及应用技术 ⚫ WR：写信号，低电平，CPU将数据或控制字送至 8255A； ⚫ RESET：复位信号，高电平，清除内部所有寄存 器的内容，并将各端口都置成输入方式； ⚫ A1，A0：AB线最低两位，与RD、WR、CS的组 合构成对8259A的三个端口及控制字寄存器的寻址。 具体寻址组合如下所示：
:第八章可编程接口花片及应用技术 A1 AO WR CS 操作 0010 R00 端口A→数据总线 端口B→数据总线 端口C→数据总线 0010 110000x1 0000000 数据总线→端口A 数据总线→端口B 读操作写操 数据总线→端口C 11x1 数据总线→控制字寄存器作 1D~D数据总线呈高阻状态 0非法状态 0D~D数据总线呈高阻状态 表6-38255A端口寻址组合表
⚫第八章 可编程接口芯片及应用技术 ⚫表6-3 8255A端口寻址组合表
:第八章可编程接口花片及应用技术 7.1.28255A的编程控制字 两个控制字:方式控制字、端口C按位置位/复 位控制字。 工作方式控制字:用来设定通道的工作方式及数 据的传送方向的。 有三种工作方式: (1)方式0:基本输入、输出; (2)方式1:选通输入、输出; (3)方式2:选通双向传送方式。 由CPU输出指令输出一个控制字到8255A的控制寄存 器来选择
⚫第八章 可编程接口芯片及应用技术 7.1.2 8255A的编程控制字 两个控制字：方式控制字、端口C按位置位/复 位控制字。 一、工作方式控制字：用来设定通道的工作方式及数 据的传送方向的。 ⚫有三种工作方式： （1）方式0：基本输入、输出； （2）方式1：选通输入、输出； （3）方式2：选通双向传送方式。 ⚫由CPU输出指令输出一个控制字到8255A的控制寄存 器来选择