8. 1 概述 8.2 现场可编程逻辑阵列（FPLA） 8. 3 可编程阵列逻辑（PAL） 8. 4 通用阵列逻辑（GAL） 8. 5 可擦除的可编成逻辑器件（EPLD） 8. 6 复杂的可编程逻辑器件（CPLD） 8. 7 现场可编程门阵列（FPGA） 8. 8 在系统可编程通用数字开关（ispGDS） 8.9 PLD的编程

一、图11-1时序逻辑电路结构框图 二、图11-2或非门组成的基本RS触发器

第一节 可编程逻辑器件PLD概述 第二节 可编程逻辑阵列PLA（略） 第三节 可编程阵列逻辑(PAL) 第四节 通用阵列逻辑(GAL) 第五节 可擦除可编程逻辑器件（EPLD） 第六节 现场可编程门阵列（FPGA）

能够存储一位二进制数字信号的逻辑电路称为触发器(Fip-Fop,简称FF)

一、图10-1异或门逻辑图 二、表10-1异或门真值表

在数字电路中，我们要研究的是电路的输 入输出之间的逻辑关系，所以数字电路又称逻 辑电路，相应的研究工具是逻辑代数（布尔代 数）。 在逻辑代数中，逻辑函数的变量只能取两 个值（二值变量），即0和1，中间值没有意义， 这里的0和1只表示两个对立的逻辑状态，如电 位的低高（0表示低电位，1表示高电位）、开 关的开合等

3.1逻辑代数 3.2逻辑函数的卡诺图化简法 3.3组合逻辑电路的分析方法 3.4组合逻辑电路的设计方法 3.5组合逻辑电路中的竞争冒险

一、同步时序逻辑电路的分析方法: 分析一个时序电路,就是找出给定时序电路的逻辑功能。 找出电路的状态和输出在输入变量和时钟信号作用下的变 化规律。 时序电路的逻辑功能可以用输出方程、激励方程、和状态 方程全面描述。因此,只要能写出给定逻辑电路的这三个方程, 再根据这三个方程就能求出在任何给定的输入变量状态和存储 电路状态下时序电路的输出和次态

第14章时序逻辑电路 14.1触发器 14.1.3J-K触发器 14.3计数器

2.1 逻辑代数的基本概念 2.2 逻辑代数的基本定理和规则 2.3 逻辑函数表达式的形式与变换 2.4 逻辑函数的简化