1.1 EDA技术及其发展 1.2 EDA技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL综合

11.1EDA软件接口流程 11.2 Synplify与MAX+plusII的接口 11.3 ModelSim与MAX+plusII的接口

本章首先介绍FPGA/CPLD开 发和ASIC设计的流程，然后分别 介绍与这些设计流程中各环节密 切相关的EDA工具软件，最后就 MAX+plusII的基本情况和EDA 重用模块IP作一简述

3.1 概述 3.2 简单PLD原理

4.1 多路选择器VHDL描述 4.2 寄存器描述及其VHDL语言现象 4.3 1位二进制全加器的VHDL设计

10.1 面积优化 10.2 速度优化 10.3 使用MAX+plusII优化设计 10.4 其他设置

9.1 顺序语句 9.2 VHDL并行语句

8.1 实体 8.2 结构体 8.3 子程序(SUBPROGRAM)

12.1 等精度频率计设计 12.2 使用IP Core设计FIR滤波器

9.1顺序语句 9.1.1赋值语句 一、信号赋值语句 二、变量赋值语句