当前位置:高等教育资讯网  >  中国高校课件下载中心  >  大学文库  >  浏览文档

江西农业大学:《数字逻辑》课程教学资源(PPT讲稿)第四章 组合逻辑电路——4.3 常用中规模组合逻辑部件的原理和应用 4.3.1 半加器与全加器 1 半加器

资源类别:文库,文档格式:PPT,文档页数:3,文件大小:147.5KB,团购合买
点击下载完整版文档(PPT)

两个4位二进制数相加的过程: 1101 +1001 100 1 10 两个二进制数相加时,有两种情况:一种不考虑低位来的进位, 另一种考虑低位来的进位。加法器也因此分为半加器和全加器。 HA B B Ci-I 半加器 全加器

1 1 0 1 + 1 0 0 1 0 1 1 0 1 0 0 1 1 A B S C HA FA Ai Bi Ci-1 Ci Si 两个二进制数相加时,有两种情况:一种不考虑低位来的进位, 另一种考虑低位来的进位。加法器也因此分为半加器和全加器。 半加器 全加器 两个4 位二进制数相加的过程:

L.半加器(HalfAdder) 不考虑低位进位,将两个1位二进制数A、B相加的器件。 ·半加器的真值表 ·逻辑表达式 ·逻辑图 S=AB+AB C=AB S=AB.A.AB.B C=AB

1. 半加器(Half Adder) 不考虑低位进位,将两个1位二进制数A、B相加的器件。 • 半加器的真值表 • 逻辑表达式 • 逻辑图 1 0 0 0 C 1 1 0 0 1 0 1 0 1 0 0 0 A B S 半加器的真值表 S = AB+ AB C = AB A B =1 & C=AB S = A  B S = AB A AB B C = AB & & & & 1 A B S C

半加器 & S-AB+AB & & & B C=AB 说明: 被加数A,加数B,和数S,进位数C。 >

点击下载完整版文档(PPT)VIP每日下载上限内不扣除下载券和下载次数;
按次数下载不扣除下载券;
24小时内重复下载只扣除一次;
顺序:VIP每日次数-->可用次数-->下载券;
已到末页,全文结束
相关文档

关于我们|帮助中心|下载说明|相关软件|意见反馈|联系我们

Copyright © 2008-现在 cucdc.com 高等教育资讯网 版权所有