第2章集成门电路 2.1有两个TL与非门G1和G2,测得它们的关门电平分别为：Uo=-0.8V,Uo2=1.1V:开门 电平分别为：Uox1=1.9V,Uo2=1.5V。它们的输出高电平和低电平都相等，试判断何者为优（定量说明）。 2.2试判断图题22所示TL电路能否按各图要求逻辑关系正常工作？若电路的接法有错，则修 改电路。 TmL门 TTL或CMOS门 TTL门 +Uc T三态门 图题2.2 2.3已知电路两个输入信号民的波形如图题23所示，信号的重复频率为1MH,每个门的平均延迟 时间pd=20ns。试画出： A (I)不考虑时的输出波 形。 A回回回 (2)考虑tw时的输出波 形。 图题2.3 2.4图题2.4均为TT门电路。 ()写出Y、Y2、Y、Y的逻辑表达式。 (2)若已知A、B、C的波形，分别画出Y~Y的波形。 1
1 第 2 章 集成门电路 2.1 有两个 TTL 与非门 G1 和 G2，测得它们的关门电平分别为：UOFF1=0.8V，UOFF2=1.1V；开门 电平分别为：UON1=1.9V，UON2=1.5V。它们的输出高电平和低电平都相等，试判断何者为优(定量说明)。 2.2 试判断图题 2.2 所示 TTL 电路能否按各图要求逻辑关系正常工作？若电路的接法有错，则修 改电路。 图题 2.2 2.3 已知电路两个输入信号民的波形如图题 2.3 所示，信号的重复频率为 1MHz，每个门的平均延迟 时间 tpd=20ns。试画出： (1)不考虑 tpd 时的输出波 形。 (2)考虑 tpd 时的输出波 形。 2.4 图题 2.4 均为 TTL 门电路。 (1)写出 Y1、Y2、Y3、Y4 的逻辑表达式。 (2)若已知 A、B、C 的波形，分别画出 Y1~Y4 的波形。 图题 2.3
d 图2.4 2.5在图题2.5电路中，G1、G是两个0C门，接成线与形式。每个门在输出低电平时，允许 注入的最大电流为12mA:输出高电平时的漏电流小于250A。G、G4、G5是三个TTL与非门，已 知TTL与非门的输入短路电流为1.5mA,输入漏电流小于50μA,Uc=5V,UoH=3.5V,Uo1=0.3V, 问：Rm、Rin各是多少？R应该选多大？ +Va 图题2.5 2
2 图题 2.4 2.5 在图题 2.5 电路中，G1、G2 是两个 OC 门，接成线与形式。每个门在输出低电平时，允许 注入的最大电流为 12mA；输出高电平时的漏电流小于 250μA。G3、G4、G5 是三个 TTL 与非门，已 知 TTL 与非门的输入短路电流为 1.5mA，输入漏电流小于 50μA，UCC=5V，UOH=3.5V，UOL=0.3V， 问：RLmax、RLmin 各是多少？RL 应该选多大？ 图题 2.5 A B C D