石河子大学：《数字电子技术》课程教学资源（PPT课件）第五章记忆单元电路

团购合买资源类别：文库，文档格式：PPT，文档页数：58，文件大小：1.41MB

数字电子技术Digital Eleetronics Technolo 第五章记忆单元电路石阿子大学《煞字电子枝术》裸程组电话：0993-2057237 电子邮精：rl mac@shzu.edu.cn 机电学院电气工程上一页下一页回目录退出

机电学院电气工程系上一页下一页回目录退出第五章记忆单元电路数字电子技术Digital Electronics Technology 石河子大学《数字电子技术》课程组电话：0993-2057237 电子邮箱：rl_mac@shzu.edu.cn

5.1锁存器 5.2触发器 5.3集成锁存器与触发器 5.4锁存器与触发器的VHDL描述机电学院电气工程系上一凤下一页回目录退出

机电学院电气工程系上一页下一页回目录退出 5.2 触发器 5.3 集成锁存器与触发器 5.1 锁存器 5.4 锁存器与触发器的VHDL描述

5.1 锁存器一、具有记忆功能的双稳态元件电路结构：由两个非门交叉连接而成。电路特点：有两个互补的输出端：Q和Q 有两个稳定的状态。定义：当0=1，Q=0,氵称为“1”状态 Q 当0=0， =1,称为“0状态，两个状态都能够自维持，称为“自锁”或“锁存”。 “记忆”功能电路一旦进入了“1状态”或“0状态”，无需输入信号，只要不断电，其状态会被长久的记住。机电学院电气工程系上页下一页回目录退出

机电学院电气工程系上一页下一页回目录退出 5.1 锁存器一、具有记忆功能的双稳态元件电路结构:由两个非门交叉连接而成。 G G Q Q 2 1 1 1 电路特点:有两个互补的输出端:Q和有两个稳定的状态。 Q 定义: 当Q=1, =0，称为“1”状态，当Q=0, =1，称为“0”状态， Q Q 两个状态都能够自维持，称为“自锁”或“锁存”。 “记忆”功能——电路一旦进入了“1状态”或“0状态”，无需输入信号，只要不断电，其状态会被长久的记住

5.1锁存器二、用与非门组成的RS锁存器 1.电路结构：增加两个输入端 R:置0输入端 S:置1输入端逻辑符号低电平有置0端置1端效机电学院电气工程系上一页下一页回目录退出

机电学院电气工程系上一页下一页回目录退出二、用与非门组成的RS锁存器 1. 电路结构: 增加两个输入端 R: 置0输入端 S: 置1输入端置0端置1端低电平有效 5.1锁存器 R G & G Q 2 Q & 1 S Q S Q R 逻辑符号

5.1锁存器 (2)逻辑功能 2"1s0 =SRO =S+RO R称为置0输入端输出低电平有效 (原态) (次态) (现态) 功能表 R S On O1 功能 00 0 1 1 0 置0 1 0 0 0 1 0 置0端置1端心，机电学院电气工狂系上一页下一页回目绿退出

机电学院电气工程系上一页下一页回目录退出（2）逻辑功能 R S Qn Qn+1 功能功能表 0 1 1 1 0 0 置0 0 0 R称为置0输入端低电平有效 0 1 0 1 1 0 0 1 1 1 0 1 0 0 0 1 Q = SQ = SRQ = S + RQ 输出输出（次态） n n+1 （原态）（现态）置0端置1端 0态 5.1锁存器 R G & G Q 2 Q & 1 S

5.1锁存器 (2)逻辑功能 0"L s0 =SRO =5+Ro" S称为置1输入端低电平有效功能表 R S 功能 00 0 1 1 0 0 置0 1 0 0 10 置1 1 1 置0端置1端 0 机电学院电气工程系上一凤下一贝回目录退出

机电学院电气工程系上一页下一页回目录退出 R S Qn Qn+1 功能功能表 1 0 0 0 1 1 置1 1 1 S称为置1输入端低电平有效 0 1 0 1 1 0 0 1 1 1 0 1 0 0 0 1 0 0 置0 Q = SQ = SRQ = S + RQ n n+1 置0端置1端 1态（2）逻辑功能 5.1锁存器 R G & G Q 2 Q & 1 S

5.1锁存器 (2)逻辑功能 Q"1S0=SR0=5+R0" 功能表 O+1 功能 00 0 1 0 1 0 0 置0 1 0 0 0 置1 1 0*1=Q 置0端置1端保持机电学院电气工程系上一页下一页回目绿退出

机电学院电气工程系上一页下一页回目录退出 R S Qn Qn+1 功能功能表 0 1 置0 0 0 0 1 1 0 置1 1 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 Qn+1＝Qn 保持 0 0 0 1 Q = SQ = SRQ = S + RQ n n+1 置0端置1端（2）逻辑功能 5.1锁存器 R G & G Q 2 Q 1 & S

5.1锁存器 (2)逻辑功能 0"L so =SRO )=S+RQ” 功能表 R S Q+1 功能 00 0 × 不定 0 1 0 0 置0 1 0 10 0 1 1 置1 1 11 0 0 21=Qm 置0端置1端保持机电学院电气工程系上一页下一页回目录退出

机电学院电气工程系上一页下一页回目录退出 R S Qn Qn+1 功能功能表 0 1 置0 0 0 0 1 1 0 置1 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 0 1 1 Qn+1＝Qn 保持 0 0 × 不定 × 0 1 ？？ Q = SQ = SRQ = S + RQ n n+1 置0端置1端（2）逻辑功能 5.1锁存器 R G & G Q 2 Q & 1 S

5.1锁存器 (3)波形分析例5.1.1在用与非门组成的RS锁存器中，设初始状态为0，已知输入R,S的波形图，画出两输出端的波形图。机电学院电气工程系上一页下一页回目绿退出

机电学院电气工程系上一页下一页回目录退出 R S Q Q （3）波形分析例5.1.1 在用与非门组成的RS锁存器中，设初始状态为0，已知输入R、S的波形图，画出两输出端的波形图。 5.1锁存器

5.1锁存器三、用或非门组成的RS锁存器逻辑功能：功能表 R O+1 功能 0 0 0 1 保持 0 1 置1 1 0 0 置0 0 0 不定 1 S仍然称为置1输入端，但为高电平有效。 R仍然称为置0输入端，也为高电平有效。机电学院电气工程系上一页下一页回目录退出

机电学院电气工程系上一页下一页回目录退出 R S Qn Qn+1 功能功能表 0 1 置1 1 1 0 1 1 0 置0 0 0 0 1 1 1 0 1 × × 不定 0 0 保持 0 1 0 1 逻辑功能： 1 0 0 0 1 1 三、用或非门组成的RS锁存器 S仍然称为置1输入端，但为高电平有效。 R仍然称为置0输入端，也为高电平有效。 5.1锁存器 Q S G1 G2 R ≥1 ≥1 Q

点击进入文档下载页（PPT格式）

共58页，可试读20页，点击继续阅读 ↓↓

点击下载（PPT格式）

浏览记录