【学术论文】基于动态可重构FPGA的自演化硬件概述

第3卷第5期 智能系统学报 Vol 3 Na 5 2008年10月 CAA I Transactions on Intelligent Systems 0ct2008 基于动态可重构FPGA的自演化硬件概述 姚爱红张国印，关琳 哈尔滨工程大学计算机科学与技术学院，黑龙江哈尔滨150001) 摘要：演化硬件研究如何利用遗传算法进行硬件自动设计，或者设计随外界环境变化而自适应地改变自身结构的 硬件，在电子设计自动化、自主移动机器人控制器、无线传感器网络节点等领域都有潜在的应用价值.自演化硬件是 在硬件内部完成遗传操作和适应度计算，利用支持动态部分可重构的FPGA芯片上的微处理器核实现遗传算法，模 拟生物群体演化过程搜索可能的电路设计并配置片上的可重构逻辑，找到最优或较优的设计结果，从而实现自适应 硬件.当电路发生故障时，自演化硬件自动搜索新的配置，利用片上冗余资源取代故障区域，从而实现自修复硬件」 介绍了基于动态部分可重构FPGA的自演化硬件的基本思想、体系结构以及研究现状，总结并提出了亟待解决的关 键技术，指出高效的电路染色体编码表示与可重构逻辑配置位串之间的映射方式是当前研究的重点之一 关键词：演化硬件：动态可重构；染色体编码；FPGA 中图分类号：TP303文献标识码：A文章编号：1673-4785(2008)05043607 A survey of dynam ica lly and partally reconfigurable FPGA-ba sed self-evolva ble hardware YAO A i-hong,ZHANG Guo-yin,GAN L in (College of Computer Science and Technolgy,Harbin Engineering University,Harbin 150001,China) Abstract:The objective of evolvable hardware (EHW research is the devebpment of automated electronic-circuit design,or a system capable of adap tive alterations to the hardware of its structure EHW has a great variety of ap- plications in fields such as design automation,controllers for autonomous mobile robots,and wireless sensor net work nodes Self-evolutionary hardware completes genetic operations and the evaluation of fitness in an on-chip mi- croprocessor The on-chip m icropocessor core of the dynam ically and partially reconfigurable field-programmable gate array (FPGA)runs the genetic algorithm,smulates the evolving process to search for possible circuits,and then sets the on-chip reconfigurable logic so that it runs designs which are superior to the originalmanmade ones, or are optmal designs In this way adaptive hardware is possible When a circuit fails,the self-evolutionary hard- ware can automatically search for new configurations,using the abundant resources on the chip to replace the failed area,realizing the goal of self-repairing hardware In this paper,the ideas behind self-EHW research,the archi- tecture of self-EHW and the latest progress in the area are studied The prmary problems to be solved are then summarized Finally,future research directions are pointed out,such as ways o establish a highly efficient map- ping mode be ween chromosomal encoding of circuits and the configuration bit strings of reconfigurable logic Keywords:evolvable hardware;dynam ical reconfiguration;chromosome encoding FPGA 随半导体工艺水平的迅速提高，单个芯片所能距越来越大.演化硬件(evolvable hardware,EfW) 提供的晶体管数目达到十亿量级，基于电子设计自 利用硬件自身的快速并行计算能力在可能的设计空 动化(electronic design automation,EDA)软件工具 间进行搜索，从而实现硬件的自动设计，成为计算机 的传统设计方法的设计能力与芯片集成度之间的差 系统结构和电子设计自动化领域的研究热点之 一s].利用演化算法(evolutionary algrithm,EA)在 收稿日期：200706-19 通信作者：姚爱红.Email yaoaihong@hrbeu edu cn 传统设计空间内进行搜索，有可能找到比手工设计 1994-2009 China Academic Journal Electronic Publishing House.All rights reserved.http://www.cnki.net

第 3卷第 5期 智 能 系 统 学 报 Vol. 3 №. 5 2008年 10月 CAA I Transactions on Intelligent System s Oct. 2008 基于动态可重构 FPGA的自演化硬件概述 姚爱红 ,张国印 ,关 琳 (哈尔滨工程大学 计算机科学与技术学院 ,黑龙江 哈尔滨 150001) 摘 要 :演化硬件研究如何利用遗传算法进行硬件自动设计 ,或者设计随外界环境变化而自适应地改变自身结构的 硬件 ,在电子设计自动化、自主移动机器人控制器、无线传感器网络节点等领域都有潜在的应用价值. 自演化硬件是 在硬件内部完成遗传操作和适应度计算 ,利用支持动态部分可重构的 FPGA芯片上的微处理器核实现遗传算法 ,模 拟生物群体演化过程搜索可能的电路设计并配置片上的可重构逻辑 ,找到最优或较优的设计结果 ,从而实现自适应 硬件. 当电路发生故障时 ,自演化硬件自动搜索新的配置 ,利用片上冗余资源取代故障区域 ,从而实现自修复硬件. 介绍了基于动态部分可重构 FPGA的自演化硬件的基本思想、体系结构以及研究现状 ,总结并提出了亟待解决的关 键技术 ,指出高效的电路染色体编码表示与可重构逻辑配置位串之间的映射方式是当前研究的重点之一. 关键词 :演化硬件 ;动态可重构 ;染色体编码 ; FPGA 中图分类号 : TP303 文献标识码 : A 文章编号 : 167324785 (2008) 0520436207 A survey of dynam ically and partially reconfigurable FPGA2based self2evolvable hardware YAO A i2hong, ZHANG Guo2yin, GUAN L in (College of Computer Science and Technology, Harbin Engineering University, Harbin 150001, China) Abstract: The objective of evolvable hardware (EHW ) research is the development of automated electronic2circuit design, or a system capable of adap tive alterations to the hardware of its structure. EHW has a great variety of ap2 p lications in fields such as design automation, controllers for autonomous mobile robots, and wireless sensor net2 work nodes. Self2evolutionary hardware comp letes genetic operations and the evaluation of fitness in an on2chip m i2 crop rocessor. The on2chip m icrop rocessor core of the dynam ically and partially reconfigurable field2p rogrammable gate array (FPGA) runs the genetic algorithm, simulates the evolving p rocess to search for possible circuits, and then sets the on2chip reconfigurable logic so that it runs designs which are superior to the original man2made ones, or are op timal designs. In this way adap tive hardware is possible. W hen a circuit fails, the self2evolutionary hard2 ware can automatically search for new configurations, using the abundant resources on the chip to rep lace the failed area, realizing the goal of self2repairing hardware. In this paper, the ideas behind self2EHW research, the archi2 tecture of self2EHW and the latest p rogress in the area are studied. The p rimary p roblem s to be solved are then summarized. Finally, future research directions are pointed out, such as ways to establish a highly efficient map2 p ing mode between chromosomal encoding of circuits and the configuration bit strings of reconfigurable logic. Keywords: evolvable hardware; dynam ical reconfiguration; chromosome encoding; FPGA 收稿日期 : 2007206219. 通信作者 :姚爱红. E2mail: yaoaihong@hrbeu. edu. cn 随半导体工艺水平的迅速提高 ,单个芯片所能 提供的晶体管数目达到十亿量级 ,基于电子设计自 动化 ( electronic design automation, EDA )软件工具 的传统设计方法的设计能力与芯片集成度之间的差 距越来越大. 演化硬件 ( evolvable hardware, EHW ) 利用硬件自身的快速并行计算能力在可能的设计空 间进行搜索 ,从而实现硬件的自动设计 ,成为计算机 系统结构和电子设计自动化领域的研究热点之 一 [ 123 ] . 利用演化算法 ( evolutionary algorithm, EA )在 传统设计空间内进行搜索 ,有可能找到比手工设计 © 1994-2009 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net

第5期 姚爱红，等：基于动态可重构FPGA的自演化硬件概述 ·437 更优的结果；而如果在传统设计空间之外搜索，则有 和处理器与可重构逻辑的高速接口可以实现自重构 可能发现传统设计技术无法解决的问题的答案[) 平台.一种典型的自演化硬件体系结构如图1所 广义上的演化硬件不仅包括能够利用演化算法进行 示，.片上微处理器核执行演化算法生成新的配置 电路自动设计的硬件，还包括自适应型传感器以及 位串，通过片上高速总线对可重构逻辑（快RAM)进 能够适应变化的环境、并且在运行期间增强性能或 行动态配置，初始配置信息可以通过配置存储器加 进行自我修复的整个演化系统56] 载，演化结束后生成的配置位串也可以保存到配置 演化硬件主要由演化算法及可重构模拟或数字 存储器中 阵列组成，例如由遗传算法(genetic algorithm,GA) 与现场可编程门阵列(field programmable gate array, ICAP FPGA配置 FPGA)构成.目前，在利用FPGA和GA进行电路的 接口 存储器 演化设计这一方面，演化设计的流程与常规的遗传 微处坦器核 控制逻祺 算法流程相似，包括染色体编码、种群初始化、适 应度评估遗传操作选择、交叉、变异)等步骤的迭 块RAM 代.所不同的是，个体的适应度是通过将个体配置 位串)实际加载到FPGA上，再按照测试集逐项实际 图1自演化硬件体系结构 测试而得到，而演化的日标是找到一个完全符合要 Fig 1 Self-evolvable-hardware architecture 求的个体适应度等于100%).在演化成功之后，将 成熟染色体转换成对应的FPGA配置位串，即可得 根据染色体编码方式、演化过程、芯片种类不 到指定功能的硬件电路！ 同，可以对演化硬件进行如下分类 自演化硬件是在硬件内部完成遗传操作和适应 按照演化硬件时使用的染色体表示方式可分为 度计算Is),例如，在Xilinx VirtexII Po FPGA上利用 直接编码方式和间接编码方式.直接方式即直接将 片上的Power PC微处理器硬核实现遗传算法，在同 FPGA的配置位串作为染色体，在评估和对可编程 一片PGA上演化生成电路O).基于可在运行时 逻辑电路进行配置时可直接将染色体下载到FPGA 动态部分重构的FPGA,利用其片上集成的微处理 中.直接编码方式通过直接对FPGA的配置位串进 器核执行演化算法，结合快速动态重构技术将生成 行演化，以改变门级电路的连接，如图2所示为最小 的染色体位串配置片上的可重构部分，实现适应度 项编码方式对可编程逻辑器件(programmable bgic 实时在线评估，对于实现自修复硬件和自适应硬件 device,LD)的配置位串进行直接演化.由于FP- 都具有重要的意义 GA的配置位串很长s](根据电路规模通常在几万 位到几十万位之间)，若直接将整个配置位串作为 1 自演化硬件结构及分类 染色体进行编码，则由于染色体长，演化过程所需的 通常情况下，FPGA重构时不能改变连线资源 存储和运算量过大，直接限制了演化的速度和所能 的分配，而重构所需的电路配置信息在系统运行过 处理的电路规模.间接编码方式将电路更高层次的 程中动态产生.重构时系统可以不暂停，边重构边工 表达方式（树或语法等）作为染色体，在评估和对电 作&).这种重构系统设计复杂，但灵活性大，能充 路配置时需要经过翻译过程，生成配置位串，间接编 分发挥出硬件运算的效率，较适合应用于高速数字 码方式采用抽象的表达方式，即用树或者语法规则 滤波器、演化计算、定制计算等方面.随着可编程器 产生电路.例如，染色体为按规则产生的衍生树 件容量的增大，高集成度的FPGA可以将整个系统 (derivation tree),树的所有可能结果与电路结构的 集成在单个可编程器件上，构成单芯片可重构系 所有可能结果一一对应.函数型演化硬件如图3所 (system on a programmable chip.SoPC).SoPC 示16]，其演化的基本元素不是门电路，而是基本的 可包含多个处理器、DSP、高速总线、内存、外围组件 功能模块，如加、减模块等.这样既可以获得更为复 和各种不同的专用标准器件，各部件之间可以分别 杂功能的电路，又不增加演化的困难.但是函数型演 通过高速数据通路连接.这种系统中，处理器和可重 化需要新型的函数级可编程逻辑器件(functional 构逻辑是紧密耦合的结构，同时，利用片上存储系统 FPGA,FFPGA)的支持 1994-2009 China Academic Journal Electronic Publishing House.All rights reserved.http://www.cnki.net

更优的结果 ;而如果在传统设计空间之外搜索 ,则有 可能发现传统设计技术无法解决的问题的答案 [ 4 ] . 广义上的演化硬件不仅包括能够利用演化算法进行 电路自动设计的硬件 ,还包括自适应型传感器以及 能够适应变化的环境、并且在运行期间增强性能或 进行自我修复的整个演化系统 [ 526 ] . 演化硬件主要由演化算法及可重构模拟或数字 阵列组成 ,例如由遗传算法 ( genetic algorithm, GA ) 与现场可编程门阵列 (field p rogrammable gate array, FPGA)构成. 目前 ,在利用 FPGA和 GA进行电路的 演化设计这一方面 ,演化设计的流程与常规的遗传 算法流程相似 [ 7 ] ,包括染色体编码、种群初始化、适 应度评估、遗传操作 (选择、交叉、变异 )等步骤的迭 代. 所不同的是 ,个体的适应度是通过将个体 (配置 位串 )实际加载到 FPGA上 ,再按照测试集逐项实际 测试而得到 ,而演化的目标是找到一个完全符合要 求的个体 (适应度等于 100% ). 在演化成功之后 ,将 成熟染色体转换成对应的 FPGA 配置位串 ,即可得 到指定功能的硬件电路. 自演化硬件是在硬件内部完成遗传操作和适应 度计算 [ 829 ] ,例如 ,在 XilinxV irtexIIPro FPGA上利用 片上的 Power PC微处理器硬核实现遗传算法 ,在同 一片 FPGA上演化生成电路 [ 10211 ] . 基于可在运行时 动态部分重构的 FPGA,利用其片上集成的微处理 器核执行演化算法 ,结合快速动态重构技术将生成 的染色体位串配置片上的可重构部分 ,实现适应度 实时在线评估 ,对于实现自修复硬件和自适应硬件 都具有重要的意义. 1 自演化硬件结构及分类 通常情况下 , FPGA 重构时不能改变连线资源 的分配 ,而重构所需的电路配置信息在系统运行过 程中动态产生. 重构时系统可以不暂停 ,边重构边工 作 [ 8, 12 ] . 这种重构系统设计复杂 , 但灵活性大 ,能充 分发挥出硬件运算的效率 , 较适合应用于高速数字 滤波器、演化计算、定制计算等方面. 随着可编程器 件容量的增大 ,高集成度的 FPGA可以将整个系统 集成在单个可编程器件上 ,构成单芯片可重构系 统 [ 13 ] ( system on a p rogrammable chip, SoPC). SoPC 可包含多个处理器、DSP、高速总线、内存、外围组件 和各种不同的专用标准器件 ,各部件之间可以分别 通过高速数据通路连接. 这种系统中 ,处理器和可重 构逻辑是紧密耦合的结构 ,同时 ,利用片上存储系统 和处理器与可重构逻辑的高速接口可以实现自重构 平台. 一种典型的自演化硬件体系结构如图 1 所 示 [ 7 ] . 片上微处理器核执行演化算法生成新的配置 位串 ,通过片上高速总线对可重构逻辑 (块 RAM)进 行动态配置 ,初始配置信息可以通过配置存储器加 载 ,演化结束后生成的配置位串也可以保存到配置 存储器中. 图 1 自演化硬件体系结构 Fig. 1 Self2evolvable2hardware architecture 根据染色体编码方式、演化过程、芯片种类不 同 ,可以对演化硬件进行如下分类. 按照演化硬件时使用的染色体表示方式可分为 直接编码方式和间接编码方式. 直接方式即直接将 FPGA的配置位串作为染色体 ,在评估和对可编程 逻辑电路进行配置时可直接将染色体下载到 FPGA 中. 直接编码方式通过直接对 FPGA 的配置位串进 行演化 ,以改变门级电路的连接 ,如图 2所示为最小 项编码方式对可编程逻辑器件 ( p rogrammable logic device, PLD)的配置位串进行直接演化 [ 14 ] . 由于 FP2 GA的配置位串很长 [ 15 ] (根据电路规模通常在几万 位到几十万位之间 ) ,若直接将整个配置位串作为 染色体进行编码 ,则由于染色体长 ,演化过程所需的 存储和运算量过大 ,直接限制了演化的速度和所能 处理的电路规模. 间接编码方式将电路更高层次的 表达方式 (树或语法等 )作为染色体 ,在评估和对电 路配置时需要经过翻译过程 ,生成配置位串. 间接编 码方式采用抽象的表达方式 ,即用树或者语法规则 产生电路. 例如 ,染色体为按规则产生的衍生树 ( derivation tree) ,树的所有可能结果与电路结构的 所有可能结果一一对应. 函数型演化硬件如图 3所 示 [ 16 ] ,其演化的基本元素不是门电路 ,而是基本的 功能模块 ,如加、减模块等. 这样既可以获得更为复 杂功能的电路 ,又不增加演化的困难. 但是函数型演 化需要新型的函数级可编程逻辑器件 ( functional FPGA, FFPGA)的支持. 第 5期 姚爱红 ,等 :基于动态可重构 FPGA的自演化硬件概述 ·437· © 1994-2009 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net

·438- 智能系统学报 第3卷 结构位串 结构位市 11000110101010101000 >100101010010001110001 GA 下载 PLD PLD 卜截 演化 适应度评仙 演化电路 图2直接演化方式 Fig 2 Direct evolving mode 染色体 GA 染色体 的实验平台，有些研究者则使用了可编程模拟器件 FPGA下载 FPGA 下载 如现场可编程模拟阵列2o].近年来，针对EHW研究 exp sin 的特殊需要研制适用的专用集成电路芯片已成为提 cos 高内部演化效率和EHW实用化程度的重要途径 适应度评估 演化电路 2 研究现状 图3函数型演化方式 演化硬件属于仿生硬件研究的一个分支，因而 Fig 3 Extrinsic functional evolving mode 根据生物体产生和发展的自然规律，可以从种群发 生学(phybgeny)、个体发生学(ontogeny)以及后天 按照硬件演化的过程不同可分为外部演化硬件 遗传学(ep igenesis)3个层次建立仿生硬件体系的 (extrinsic EHW)、内部演化硬件(intrinsic EHW)以 oE模型I2).以P(phybgeny)轴代表像演化硬件 及自演化硬件(complete EHW或者se lf-EHW).外 这类模拟群体演化过程的仿生硬件系统，以O(o~ 部演化方式的适应度评估基于电路模型和软件仿 togeny)轴代表像胚胎型仿生硬件这类模拟多细胞 真，其运算量较大、耗时多，但不受特定实验平台的 组织生长过程的仿生硬件系统，以E(ep igenesis)轴 限制，因而更灵活，演化的结果也更具普遍意义，多 代表像人工神经网络计算机等模拟神经系统、免疫 与间接编码方式配合用于模拟电路的演化设计；内 系统和内分泌系统，通过与外部环境相互作用进行 部演化方式的适应度评估基于实际的电路配置和测 自学习的仿生硬件系统.在此框架下，可以在PE平 试，其演化速度较快且可利用器件的物理特性（温 面、OE平面、PO平面甚至POE空间确立仿生硬件 度、功耗、局故障等)，在数字电路的演化设计中 系统的发展方向。 被广泛采用1：高端FPGA片上往往集成一个或多 目前全球以美国国家宇航局和欧洲空间局为代 个微处理器核，利用其片上的处理器执行演化算法 表的多家研究机构在进行演化硬件方面的研究，并 并进行动态调度配置即构成自演化硬件 取得了一些研究成果，主要分为演化硬件的实用性 实现演化硬件的芯片可分为商业FPGA芯片和 研究和演化硬件理论研究2个方面.演化硬件实用 专用演化芯片1，商业FPGA芯片的内部结构不公 性研究方面，美国国家宇航局、日本和主要的FPGA 开，不能接收随机配置位串，重构过程依赖于厂 厂商在各自领域开展了相应的研究.演化硬件理论 商提供的软件工具，这些因素限制了基于商业FP- 研究主要集中在染色体编码表示与电路之间的映射 GA芯片的演化硬件研究.基于商业FPGA进行内部 关系的研究和基因编码复杂性研究等几个方面) 演化，需要利用厂商提供的工具软件对演化产生的 美国国家宇航局Ames研究中心主要研究用于 随机配置位串加以过滤，只将FPGA内部结构允许 航天飞机、宇宙飞船电子系统的自修复硬件或进行 的配置位串用于FPGA的配置以避免不合法的配置 硬件的自动设计2).当飞行器穿越高电离辐射区域 损坏器件，保证演化设计结果的可重复性和鲁棒性. 时，敏感元件（例如FPGA)可能会发生故障，一旦检 模拟电路的演化大多采用自制的由分立元器件组成 测到某个FPGA芯片故障，自修复硬件系统立即运 1994-2009 China Academic Journal Electronic Publishing House.All rights reserved http://www.cnki.net

图 2 直接演化方式 Fig. 2 D irect evolving mode 图 3 函数型演化方式 Fig. 3 Extrinsic functional evolving mode 按照硬件演化的过程不同可分为外部演化硬件 ( extrinsic EHW )、内部演化硬件 ( intrinsic EHW )以 及自演化硬件 ( comp lete EHW 或者 self2EHW ). 外 部演化方式的适应度评估基于电路模型和软件仿 真 ,其运算量较大、耗时多 ,但不受特定实验平台的 限制 ,因而更灵活 ,演化的结果也更具普遍意义 ,多 与间接编码方式配合用于模拟电路的演化设计 ;内 部演化方式的适应度评估基于实际的电路配置和测 试 ,其演化速度较快且可利用器件的物理特性 (温 度、功耗、局部故障等 ) ,在数字电路的演化设计中 被广泛采用 [ 17 ] ;高端 FPGA片上往往集成一个或多 个微处理器核 ,利用其片上的处理器执行演化算法 并进行动态调度配置即构成自演化硬件. 实现演化硬件的芯片可分为商业 FPGA芯片和 专用演化芯片 [ 18 ] . 商业 FPGA芯片的内部结构不公 开 ,不能接收随机配置位串 [ 19 ] ,重构过程依赖于厂 商提供的软件工具 ,这些因素限制了基于商业 FP2 GA芯片的演化硬件研究. 基于商业 FPGA进行内部 演化 ,需要利用厂商提供的工具软件对演化产生的 随机配置位串加以过滤 ,只将 FPGA 内部结构允许 的配置位串用于 FPGA的配置以避免不合法的配置 损坏器件 ,保证演化设计结果的可重复性和鲁棒性. 模拟电路的演化大多采用自制的由分立元器件组成 的实验平台 ,有些研究者则使用了可编程模拟器件 , 如现场可编程模拟阵列 [ 20 ] . 近年来 ,针对 EHW 研究 的特殊需要研制适用的专用集成电路芯片已成为提 高内部演化效率和 EHW 实用化程度的重要途径. 2 研究现状 演化硬件属于仿生硬件研究的一个分支 ,因而 根据生物体产生和发展的自然规律 ,可以从种群发 生学 (phylogeny)、个体发生学 ( ontogeny)以及后天 遗传学 ( ep igenesis) 3个层次建立仿生硬件体系的 POE模型 [ 21 ] . 以 P ( phylogeny)轴代表像演化硬件 这类模拟群体演化过程的仿生硬件系统 ,以 O (on2 togeny)轴代表像胚胎型仿生硬件这类模拟多细胞 组织生长过程的仿生硬件系统 ,以 E ( ep igenesis)轴 代表像人工神经网络计算机等模拟神经系统、免疫 系统和内分泌系统 ,通过与外部环境相互作用进行 自学习的仿生硬件系统. 在此框架下 ,可以在 PE平 面、O E平面、PO 平面甚至 PO E空间确立仿生硬件 系统的发展方向. 目前全球以美国国家宇航局和欧洲空间局为代 表的多家研究机构在进行演化硬件方面的研究 ,并 取得了一些研究成果 ,主要分为演化硬件的实用性 研究和演化硬件理论研究 2个方面. 演化硬件实用 性研究方面 ,美国国家宇航局、日本和主要的 FPGA 厂商在各自领域开展了相应的研究. 演化硬件理论 研究主要集中在染色体编码表示与电路之间的映射 关系的研究和基因编码复杂性研究等几个方面 [ 22 ] . 美国国家宇航局 Ames研究中心主要研究用于 航天飞机、宇宙飞船电子系统的自修复硬件或进行 硬件的自动设计 [ 23 ] . 当飞行器穿越高电离辐射区域 时 ,敏感元件 (例如 FPGA)可能会发生故障 ,一旦检 测到某个 FPGA芯片故障 ,自修复硬件系统立即运 ·438· 智 能 系 统 学 报 第 3卷 © 1994-2009 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net

第5期 姚爱红，等：基于动态可重构FPGA的自演化硬件概述 ·439· 行演化算法利用片上冗余资源重新配置，直至功能 分，遗传操作由计算机完成，演化过程结束后将选中 恢复.在硬件自动设计方面，2005年该中心成功地 的染色体位串下载至FPGA中，该系统属于外部演 应用遗传算法、遗传程序设计、模拟退火算法等混合 化硬件.Xilinx公司的D.Levi等人设计了支持在商 启发式算法实现了美国ST-5微小卫星系统的天线 业FPGA芯片上进行演化的软件工具链，包括 设计，演化产生的设计结果与手工设计相当，甚至在 GeneticFPGA JBits XHW IF xilinx hardware inter- 某些方面（质量、成本）超过了手工设计.日本 fce)接口.其演化过程如图4所示，当前种群中的 Tsukuba大学的T Higuchi等人在演化硬件芯片的 每一个染色体经过Bts转换为合法的配置位串并 工业化应用研究上取得了成绩2421.他所在的研究 加入相应的测试向量形成配置信息，通过HWF 小组研究了利用可变长度染色体演化硬件实现手写 接口下载到FPGA芯片中，经过规定时间后再通过 输入的模式识别系统中的模式分类器，该演化硬件 XHWF接口回读FPGA内部状态位串，由Bits转 平台由4块Xilinx XC4025芯片构成可重构逻辑部 换后就得到了该染色体的适应度值 测试向量) JBits LLLLLI 梁色体编码 IBits EPga XHWIF 配置位串 FPGA芯片 XHWIE FPGA状态 JBits 翻译 下载配置 回读 回读位串 翻译 适应度值 TIII 图4 GeneticFGPA演化过程 Fig 4 Evolving process of geneticFPGA 挪威科技大学的P Haddow等人对基因编码的 Lempel-Ziv复杂性进行了讨论o,21,研究结果表明根 3亟待解决的关键技术 据LZ复杂性理论，当基因编码为随机位串时，其可 演化硬件虽然是一个比较新的研究领域，但是由 压缩性几乎为零；而真正的电路编码是具有一定的规于其发展与可编程逻辑器件的结构密切相关，因而随 律性的位串，因此可以进行压缩，LZ复杂性给出了位着支持动态部分重构FPGA器件不断更新，硬件特性 串可压缩率的上边界.缩短位串长度，不仅可以节省的不断改变，一些早期的演化硬件技术现在己不再适 存储空间和减少遗传操作的计算量，同时还缩小了最用.另外，由于演化硬件对于使用者是一个黑盒，因而 优搜索的解空间，加快了演化过程.英国Susx大学不能随电路种类和规模扩大而对原有的设计进行扩 的A.Thomp son等人在硬件内部演化技术上取得了展和升级28)，必须要重新开始演化过程，造成了重 进展21，研究极小规模电子电路的演化，其研究被证复和浪费.目前，已经演化成功了一些小规模的数字 明符合摩尔定理.这种极小规模电子电路甚至小到只电路并投入应用，但是对于大规模复杂电路的演化能 包含一个单一的晶体管.原美国尤他州立大学的力有限且缺乏可扩展性.如何找到提高染色体表达有 H de Garis等人曾经对大规模硬件演化平台CBM效性的电路表示方法，以及寻求简洁高效的演化算法 (CAM B rains Machine)展开研究，CBM包含72片和评估方法，成为自演化硬件研究中的关键问题.需 FPGA芯片(Xilinx XC6264),计划模拟人脑的部分学要在以下几个方面进行更深入地研究： 习功能2] 1)研究适于自演化硬件的电路编码表示方 最近几年，国内少数单位的研究人员对演化硬件案2).染色体直接编码方式由于在演化过程中对存 进行了研究，并在可自修复的演化硬件研究上取得了储和计算资源随演化电路规模增长呈指数性增长，因 一些研究成果.但大多数研究内容侧重于演化算法、而不适合采用.染色体间接编码方式虽然简化了染色 采用外部演化方式的函数级数字电路的演化6).采体表示，但实际上是以增加基因型到表现型映射的复 用的演化芯片集成度小，如G4L(gate array logic)芯杂性为代价的.而且，在演化过程中需要通过适应度 片，开展演化硬件应用基础研究不够，还没有成功应评估来确定个体的好坏，而间接编码的染色体结构与 用的报道.目前对模拟系统硬件演化技术研究还很FPGA的实际配置数据差别很大，并不能直接用作适 少，缺少专门进行演化硬件研究的学术群体 应度值计算，需要经翻译过程将每个个体转换为相应 1994-2009 China Academic Journal Electronic Publishing House.All rights reserved.http://www.cnki.net

行演化算法利用片上冗余资源重新配置 ,直至功能 恢复. 在硬件自动设计方面 , 2005年该中心成功地 应用遗传算法、遗传程序设计、模拟退火算法等混合 启发式算法实现了美国 ST25微小卫星系统的天线 设计 ,演化产生的设计结果与手工设计相当 ,甚至在 某些方面 (质 量、成 本 ) 超 过了手工 设计. 日本 Tsukuba大学的 T. H iguchi等人在演化硬件芯片的 工业化应用研究上取得了成绩 [ 24225 ] . 他所在的研究 小组研究了利用可变长度染色体演化硬件实现手写 输入的模式识别系统中的模式分类器 ,该演化硬件 平台由 4块 Xilinx XC4025芯片构成可重构逻辑部 分 ,遗传操作由计算机完成 ,演化过程结束后将选中 的染色体位串下载至 FPGA中 ,该系统属于外部演 化硬件. Xilinx公司的 D. Levi等人设计了支持在商 业 FPGA 芯片上进行演化的软件工具链 [ 18 ] ,包括 GeneticFPGA、JBits和 XHW IF ( xilinx hardware inter2 face)接口. 其演化过程如图 4所示 ,当前种群中的 每一个染色体经过 JBits转换为合法的配置位串并 加入相应的测试向量形成配置信息 ,通过 XHW IF 接口下载到 FPGA芯片中 ,经过规定时间后再通过 XHW IF接口回读 FPGA 内部状态位串 ,由 JBits转 换后就得到了该染色体的适应度值. 图 4 GeneticFGPA演化过程 Fig. 4 Evolving p rocess of geneticFPGA 挪威科技大学的 P. Haddow等人对基因编码的 Lempel2Ziv复杂性进行了讨论 [ 10, 26 ] ,研究结果表明根 据 LZ复杂性理论 ,当基因编码为随机位串时 ,其可 压缩性几乎为零 ;而真正的电路编码是具有一定的规 律性的位串 ,因此可以进行压缩 , LZ复杂性给出了位 串可压缩率的上边界. 缩短位串长度 ,不仅可以节省 存储空间和减少遗传操作的计算量 ,同时还缩小了最 优搜索的解空间 ,加快了演化过程. 英国 Sussex大学 的 A. Thomp son等人在硬件内部演化技术上取得了 进展 [ 27 ] ,研究极小规模电子电路的演化 ,其研究被证 明符合摩尔定理. 这种极小规模电子电路甚至小到只 包含一个单一的晶体管. 原美国尤他州立大学的 H. de Garis等人曾经对大规模硬件演化平台 CBM (CAM2B rains Machine ) 展开研究 , CBM 包含 72 片 FPGA芯片 (Xilinx XC6264) ,计划模拟人脑的部分学 习功能 [ 28 ] . 最近几年 ,国内少数单位的研究人员对演化硬件 进行了研究 ,并在可自修复的演化硬件研究上取得了 一些研究成果. 但大多数研究内容侧重于演化算法、 采用外部演化方式的函数级数字电路的演化 [ 16 ] . 采 用的演化芯片集成度小 ,如 GAL ( gate array logic)芯 片 ,开展演化硬件应用基础研究不够 ,还没有成功应 用的报道. 目前对模拟系统硬件演化技术研究还很 少 ,缺少专门进行演化硬件研究的学术群体. 3 亟待解决的关键技术 演化硬件虽然是一个比较新的研究领域 ,但是由 于其发展与可编程逻辑器件的结构密切相关 ,因而随 着支持动态部分重构 FPGA器件不断更新 ,硬件特性 的不断改变 ,一些早期的演化硬件技术现在已不再适 用. 另外 ,由于演化硬件对于使用者是一个黑盒 ,因而 不能随电路种类和规模扩大而对原有的设计进行扩 展和升级 [ 28229 ] ,必须要重新开始演化过程 ,造成了重 复和浪费. 目前 ,已经演化成功了一些小规模的数字 电路并投入应用 ,但是对于大规模复杂电路的演化能 力有限且缺乏可扩展性. 如何找到提高染色体表达有 效性的电路表示方法 ,以及寻求简洁高效的演化算法 和评估方法 ,成为自演化硬件研究中的关键问题. 需 要在以下几个方面进行更深入地研究 : 1)研究适于自演化硬件的电路编码表示方 案 [ 27 ] . 染色体直接编码方式由于在演化过程中对存 储和计算资源随演化电路规模增长呈指数性增长 ,因 而不适合采用. 染色体间接编码方式虽然简化了染色 体表示 ,但实际上是以增加基因型到表现型映射的复 杂性为代价的. 而且 ,在演化过程中需要通过适应度 评估来确定个体的好坏 ,而间接编码的染色体结构与 FPGA的实际配置数据差别很大 ,并不能直接用作适 应度值计算 ,需要经翻译过程将每个个体转换为相应 第 5期 姚爱红 ,等 :基于动态可重构 FPGA的自演化硬件概述 ·439· © 1994-2009 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net

·440· 智能系统学报 第3卷 的配置位串，然后通过软件模拟或硬件直接配置，对现对FPGA内部资源的访问和控制.通过深入分析 电路的输入向量产生相应的输出并进行适应度计算.Bitstream,利用X ilinx提供的B its API直接生成位流 目前，在V irtexⅡ系列FPGA上进行的演化都需要及进行位流修改.Bits由一系列的Java类库组成，提 X ilinx公司工具软件的支持，因而无法脱离PC机或供了直接访问Xilinx FPGA B itstream文件的应用程 工作站运行，难以应用于自演化系统中 序编程接口(AP).这些API包括读取和修改Bits 2)研究适应度实时评估方法.自演化硬件将每team里面包含的逻辑和布线信息.这个特性使得实 一代种群中的每个染色体位串作为可编程电路的配现FPGA动态重构变为可能.事实上，用户通过Bs 置信息，通过实际测试电路的输入输出形成个体适可以对FPGA里面的每一个tle的任意资源进行访 应度值，从而实现适应度的实时在线评估.如果重构问和修改，比如特定UT里面的某一位，甚至Slic 时间过长，自演化将失去意义.因而，通过深入分析之间的内部连线也可以通过这些AP接口进行配置， FPGA的配置位串规律性，利用EA算法内在并行性， 4)基于二级映射的演化硬件体系结构研究.在 在基于支持动态部分重构的FPGA中实现适应度的基因型平面与表现型平面之间采用中间硬件表示层， 实时计算 基因型平面的编码只对中间层进行，而表现型平面的 3)研究快速动态部分可重构技术.动态可重构实际FPGA器件的配置位串是通过中间层进行转换 系统在系统运行时，根据计算任务的需要将时域计算获得的.中间硬件层的结构相对简单、规整，因而其染 密集型任务映射为空域电路，提高了执行速度，但是色体编码表示比直接对FPGA配置编码简单，降低了 重构过程本身需要一定的时间开销，通常为毫秒级到演化过程中对存储和计算资源的需求.同时，中间硬 秒级，因此，必须对如何快速实现重构进行深入研究.件层屏蔽了底层℉PGA的硬件特性，使得演化设计具 快速可重构技术主要有配置预取、配置数据压缩、重有一定的普适性(generalization,.即设计方法所适用的 定位和碎片整理以及缓存(caching)技术等.由于在条件和环境)和可扩展性o3](abiity,即所适用 演化运算过程中，相邻2代种群的染色体是有延续性的电路规模和类型).A rostegui等人提出了采用规整 的，充分利用已有的电路配置和重定位技术，采用基的功能单元(functional cell)构成二维可重构平面的 于Bitstream差异的动态部分重构方法，可以大大加结构29)，功能单元的数量可以任意增加，从而使得演 快系统重构速度.Bitstream文件是指用户的RTL级化设计具有可扩展性.R.DeMara等人采用二级映射 代码（佣HDL语言描述）经DA工具综合，布局布线机制实现基因型俵现型映射2)，通过虚拟演化硬件 后，最终生成的可下载到FPGA中的二进制码流文FPGA(virtual EHW FPGA)实现染色体编码到FPGA 件，它包含的是最直接的电路信息.基于Bitstream的 配置位串的转换，其映射过程如图5所示 技术通过直接对FPGA的配置位流进行操作，从而实 个 软件 硬件 基因型 遗传 基因型 Develop- 何型 配置 表现型 配置数据 Virtex 操作 ment 数据 映射 FPGA 到 适应度值 仿真器 适应度 逻拼 适应度伯 分析 图5基于虚拟演化硬件FPGA的二级映射示意图 Fig 5 Two-layered mapp ing virtual EHW FPGA 4结束语 有重要的意义.由于遗传算法不需要设计目标的先 验知识，设计者只需要将要实现的功能用设计拟合 基于动态部分可重构FPGA的自演化硬件中， 的方式描述出来，演化的方法（如遗传算法）产生及 可重构逻辑电路的配置由片上处理器执行演化算法 演化出一系列PGA的配置，最终产生具有所需功 而动态决定，对于实现自适应、自修复硬件电路都具 能的设计，因此有可能克服现有的DA软件限制实 1994-2009 China Academic Journal Electronic Publishing House.All rights reserved.http://www.cnki.net

的配置位串 ,然后通过软件模拟或硬件直接配置 ,对 电路的输入向量产生相应的输出并进行适应度计算. 目前 ,在 V irtexII系列 FPGA 上进行的演化都需要 Xilinx公司工具软件的支持 ,因而无法脱离 PC机或 工作站运行 ,难以应用于自演化系统中. 2)研究适应度实时评估方法. 自演化硬件将每 一代种群中的每个染色体位串作为可编程电路的配 置信息 ,通过实际测试电路的输入 /输出形成个体适 应度值 ,从而实现适应度的实时在线评估. 如果重构 时间过长 ,自演化将失去意义. 因而 ,通过深入分析 FPGA的配置位串规律性 ,利用 EA算法内在并行性 , 在基于支持动态部分重构的 FPGA中实现适应度的 实时计算. 3)研究快速动态部分可重构技术. 动态可重构 系统在系统运行时 ,根据计算任务的需要将时域计算 密集型任务映射为空域电路 ,提高了执行速度 ,但是 重构过程本身需要一定的时间开销 ,通常为毫秒级到 秒级 ,因此 ,必须对如何快速实现重构进行深入研究. 快速可重构技术主要有配置预取、配置数据压缩、重 定位和碎片整理以及缓存 ( caching)技术等. 由于在 演化运算过程中 ,相邻 2代种群的染色体是有延续性 的 ,充分利用已有的电路配置和重定位技术 ,采用基 于 Bitstream 差异的动态部分重构方法 ,可以大大加 快系统重构速度. Bitstream 文件是指用户的 RTL 级 代码 (用 HDL语言描述 )经 EDA工具综合 ,布局布线 后 ,最终生成的可下载到 FPGA 中的二进制码流文 件 ,它包含的是最直接的电路信息. 基于 Bitstream的 技术通过直接对 FPGA的配置位流进行操作 ,从而实 现对 FPGA内部资源的访问和控制. 通过深入分析 B itstream,利用 Xilinx提供的 JBits API直接生成位流 及进行位流修改. JB its由一系列的 Java类库组成 ,提 供了直接访问 Xilinx FPGA B itstream 文件的应用程 序编程接口 (API). 这些 API包括读取和修改 B its2 tream里面包含的逻辑和布线信息. 这个特性使得实 现 FPGA动态重构变为可能. 事实上 ,用户通过 JB its 可以对 FPGA里面的每一个 tile的任意资源进行访 问和修改 ,比如特定 LUT里面的某一位 ,甚至 Slice 之间的内部连线也可以通过这些 API接口进行配置. 4)基于二级映射的演化硬件体系结构研究. 在 基因型平面与表现型平面之间采用中间硬件表示层 , 基因型平面的编码只对中间层进行 ,而表现型平面的 实际 FPGA器件的配置位串是通过中间层进行转换 获得的. 中间硬件层的结构相对简单、规整 ,因而其染 色体编码表示比直接对 FPGA配置编码简单 ,降低了 演化过程中对存储和计算资源的需求. 同时 ,中间硬 件层屏蔽了底层 FPGA的硬件特性 ,使得演化设计具 有一定的普适性 ( generalization,即设计方法所适用的 条件和环境 )和可扩展性 [ 30231 ] ( scalability,即所适用 的电路规模和类型 ). A rostegui等人提出了采用规整 的功能单元 ( functional cell)构成二维可重构平面的 结构 [ 29 ] ,功能单元的数量可以任意增加 ,从而使得演 化设计具有可扩展性. R. DeMara等人采用二级映射 机制实现基因型 /表现型映射 [ 22 ] ,通过虚拟演化硬件 FPGA ( virtual EHW FPGA )实现染色体编码到 FPGA 配置位串的转换 ,其映射过程如图 5所示. 图 5 基于虚拟演化硬件 FPGA的二级映射示意图 Fig. 5 Two2layered mapp ing virtual EHW FPGA 4 结束语 基于动态部分可重构 FPGA的自演化硬件中 , 可重构逻辑电路的配置由片上处理器执行演化算法 而动态决定 ,对于实现自适应、自修复硬件电路都具 有重要的意义. 由于遗传算法不需要设计目标的先 验知识 ,设计者只需要将要实现的功能用设计拟合 的方式描述出来 ,演化的方法 (如遗传算法 )产生及 演化出一系列 FPGA的配置 ,最终产生具有所需功 能的设计 ,因此有可能克服现有的 EDA软件限制实 ·440· 智 能 系 统 学 报 第 3卷 © 1994-2009 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net

第5期 姚爱红，等：基于动态可重构FPGA的自演化硬件概述 ·441- 现根据环境变化而自适应变化的硬件电路和能够自 using intrinsic evolvable hardware[C]//Proc 2004 NASA/ 动重新配置修复故障的硬件电路.基于SRAM的 DoD Conference on Evolvable Hardware Krakow,Port- FPGA平台的自演化硬件，无论是功能块实现的逻 and,2004:55-62 辑功能，还是各逻辑块相互之间的连线，都可以被反 [11 TUFTE G,HADDOW P Biobgically-insp ired:a rule- 复重新编程，即硬件电路可以随时根据需要而改变， based self-reconfiguration of a virtex chip [C]//Proc the Computational Science CCS).Krakow,Poland,2004: 因而又称为自适应计算(adaptive computing).随着 1249-1256 深亚微米VLS技术的迅速发展，基于动态部分可重 [12 ]MORENO J,SANCHEZ E,CABESTANY J.An in-system 构FPGA的自演化硬件将在系统普适性和可扩展性 routing strategy for evolvable hardware programmable plat- 方面不断取得进展 foms[C]//Proc the 3rd NASA/DoD.Long Beach:IEEE Computer Society Press,2001:157-166. 参考文献： [13]EVANS J,ARSLAN T The mp lementation of an evolvab- [1 ]YAO X,HIGU CHI T Prom ises and challenges of evolvab- le hardware system for real tme mage registration on a le hardware[J].IEEE Trans on SystemsMan and Cybemet- system-on-chip platfom C]//Proc 2002 NASA/DoD Con- ics.1999,29(1):87-97. ference on Evolvable Hardware A lexandria,Virginia, [2]BENTLEY P,GORDON T,KM J,et al New trends in 2002:142-146 evolutionary computation[C]//Proc 2001 Congress on Evo- [14赵曙光，杨万海.一种用于演化硬件的染色体编码新 lutionary Computation Seoul,South Korea,2001:162- 方法[J].西安电子科技大学学报，2000,27(6)：778- 169 780 [3 ]LOHN J,HORNBY G Evolvable hardware:using evolu- ZHAO Shuguang,YANG W anhai A new method for the tionary computation to design and optm ize hardware system s chromosme representaton in the evolvable hardware[J] [J]IEEE Computational Intelligence Magazine,2006,1 Joumal of Xidian University,2000,27(6):778-780. (1):19-27 [15 ]Xilinx Inc Virtex-IIplatfom FPGA user guide EB/OL 1. [4]THOMPSON A,LA YZELL P,ZEBULUM R S Expbra- [2005-03-24 ]htp://china xilinx com/support/docu- tions in design space:unconventional electronics design mentation/user guides/ug002 pdf through artificial evolution[J ]IEEE Trans on Evolutionary [16康立山，何魏，陈毓屏.用函数型可编程器件实现演 Computation,1999,3(3):167-196 化硬件[J]计算机学报，1999,22(7)：781-784 [5 ]SUBB AH P,RAMAMURTHY B.The study of fault oler KANG Lishan,HE Wei,CHEN Yup ing Evolvable hard- ant system design using comp lete evolution hardware[C]// ware realized with function type programmable device [J]. Proc 2005 IEEE Intemational Conference on Granular Com- Chinese Joural of Computers,1999,22(7):781-784 puting Beijing,China,2005:642-645 [17]LU H,M LLER J,TYRRELL A.Intrinsic evolvable [6]STEFA TOS E,ARSLAN T An efficient fault-olerant VLSI hardware mplementaton of a robust biobgical develop- architecture using parallel evolvable hardware technology ment model for digital systems [C]//Proc 2005 NASA/ [C ]//Proc 2004 NASA/DoD Conference on Evolvable DoD Conference on Evolvable Hardware Washington D Hardware Seattle.USA,2004:97-103 C,2005:87-92 [7 ]UPEGUIA,SANCHEZ E Evolving hardware by dynam i- [18 ]LEV ID,GUCC DNE S Evolvable genetic FPGA:evol- cally reconfiguring Xilinx FPGA [C]//Proc the Intemational ving stable circuits on mainstream FPGA devices Hardware Conference on Evolvable Systems CES).Barcelona, [C]//Proc the 1st NASA/DoD.Pasadena,USA,1999: Spain,2005:56-65 12-17. [8]RESANO J,MOZOS D,VERKEST D,et al A reconfigu- [19 ]Xilinx Inc Two flws for partial reconfiguration:Module ration managerr dynamn ically reconfigurable hardware[J] based or difference based EB/OL ]2004-09-11 ]ht IEEE Trans on Design Test of Computers,2005,22(5): tp://www.xilinx com support/documentation/app lication 452-460 notes/xapp290 pdf [9]SA PARGAL IYEV Y,KALGANOVA T Absolutely free ex- [20]SANTNIC,AMARAL J,PACHECO M,et al Evolution- trinsic evolution of passive bwpass filter C]//Canadian ary analog circuit design on a programmable anabg multi- Conference on Electrical and Computer Engineering Otta- plexer array [C]//Proc IEEE Intemational Conference on wa,Canada,.2006:1210-1213 Field-Programmable Technobgy (FPT2002).HongKong. [10 ]ZHANG Y,SM IH S,TYRRELL A.Digital circuit design China,2002:189-196 1994-2009 China Academic Journal Electronic Publishing House.All rights reserved.http://www.cnki.net

现根据环境变化而自适应变化的硬件电路和能够自 动重新配置修复故障的硬件电路. 基于 SRAM 的 FPGA平台的自演化硬件 ,无论是功能块实现的逻 辑功能 ,还是各逻辑块相互之间的连线 ,都可以被反 复重新编程 ,即硬件电路可以随时根据需要而改变 , 因而又称为自适应计算 ( adap tive computing). 随着 深亚微米 VLSI技术的迅速发展 ,基于动态部分可重 构 FPGA的自演化硬件将在系统普适性和可扩展性 方面不断取得进展. 参考文献 : [ 1 ] YAO X, H IGU ICH I T. Promises and challenges of evolvab2 le hardware[J ]. IEEE Trans on SystemsMan and Cybernet2 ics, 1999, 29 (1) : 87297. [ 2 ]BENTLEY P, GORDON T, KIM J, et al. New trends in evolutionary computation[C ] / / Proc 2001 Congress on Evo2 lutionary Computation. Seoul, South Korea, 2001: 1622 169. [ 3 ]LOHN J, HORNBY G. Evolvable hardware: using evolu2 tionary computation to design and op timize hardware system s [J ]. IEEE Computational Intelligence Magazine, 2006, 1 (1) : 19227. [ 4 ] THOMPSON A, LAYZELL P, ZEBULUM R S. Exp lora2 tions in design space: unconventional electronics design through artificial evolution[J ]. IEEE Trans on Evolutionary Computation, 1999, 3 (3) : 1672196. [ 5 ] SUBB IAH P, RAMAMURTHY B. The study of fault toler2 ant system design using comp lete evolution hardware [ C ] / / Proc 2005 IEEE International Conference on Granular Com2 puting. Beijing, China, 2005: 6422645. [ 6 ] STEFATOS E, ARSLAN T. An efficient fault2tolerant VLSI architecture using parallel evolvable hardware technology [ C ] / /Proc 2004 NASA /DoD Conference on Evolvable Hardware. Seattle, USA, 2004: 972103. [ 7 ]UPEGU I A, SANCHEZ E. Evolving hardware by dynami2 cally reconfiguring Xilinx FPGA [C ] / /Proc the International Conference on Evolvable System s ( ICES ). Barcelona, Spain, 2005: 56265. [ 8 ]RESANO J, MOZOS D, VERKEST D, et al. A reconfigu2 ration manager for dynam ically reconfigurable hardware[J ]. IEEE Trans on Design & Test of Computers, 2005, 22 (5) : 4522460. [ 9 ] SAPARGAL IYEV Y, KALGANOVA T. Absolutely free ex2 trinsic evolution of passive low2pass filter [ C ] / /Canadian Conference on Electrical and Computer Engineering. O tta2 wa, Canada, 2006: 121021213. [ 10 ]ZHANG Y, SM ITH S, TYRRELL A. D igital circuit design using intrinsic evolvable hardware[C ] / /Proc 2004 NASA / DoD Conference on Evolvable Hardware. Krakow, Port2 land, 2004: 55262. [ 11 ] TUFTE G, HADDOW P. Biologically2insp ired: a rule2 based self2reconfiguration of a virtex chip [ C ] / /Proc the Computational Science ( ICCS). Krakow, Poland, 2004: 124921256. [ 12 ]MORENO J, SANCHEZ E, CABESTANY J. An in2system routing strategy for evolvable hardware p rogrammable p lat2 form s[C ] / /Proc the 3 rd NASA /DoD. Long Beach: IEEE Computer Society Press, 2001: 1572166. [ 13 ]EVANS J, ARSLAN T. The imp lementation of an evolvab2 le hardware system for real time image registration on a system2on2chip p latform [C ] / /Proc 2002 NASA /DoD Con2 ference on Evolvable Hardware. A lexandria, V irginia, 2002: 1422146. [ 14 ]赵曙光 , 杨万海. 一种用于演化硬件的染色体编码新 方法 [J ]. 西安电子科技大学学报 , 2000, 27 (6) : 7782 780. ZHAO Shuguang, YANG W anhai. A new method for the chromosome rep resentation in the evolvable hardware [J ]. Journal of Xidian University, 2000, 27 (6) : 7782780. [ 15 ]Xilinx Inc. V irtex2II p latform FPGA user guide[ EB /OL ]. [ 2005203224 ]. http: / /china. xilinx. com /support/docu2 mentation /user_guides/ug002. pdf. [ 16 ]康立山 , 何 魏 , 陈毓屏. 用函数型可编程器件实现演 化硬件 [J ]. 计算机学报 , 1999, 22 (7) : 7812784. KANG L ishan, HE W ei, CHEN Yup ing. Evolvable hard2 ware realized with function type p rogrammable device [J ]. Chinese Journal of Computers, 1999, 22 (7) : 7812784. [ 17 ] L IU H, M ILLER J, TYRRELL A. Intrinsic evolvable hardware imp lementation of a robust biological develop2 ment model for digital systems[ C ] / /Proc 2005 NASA / DoD Conference on Evolvable Hardware. W ashington D C, 2005: 87292. [ 18 ]LEV I D, GUCCIONE S. Evolvable genetic FPGA: evol2 ving stable circuits on mainstream FPGA devices Hardware [ C ] / /Proc the 1 st NASA /DoD. Pasadena, USA, 1999: 12217. [ 19 ]Xilinx Inc. Two flows for partial reconfiguration: Module based or difference based [ EB /OL ]. [ 2004209211 ]. ht2 tp: / /www. xilinx. com /support/documentation / app lication _notes/xapp290. pdf. [ 20 ] SANTIN I C, AMARAL J, PACHECO M, et al. Evolution2 ary analog circuit design on a p rogrammable analog multi2 p lexer array [ C ] / /Proc IEEE International Conference on Field2Programmable Technology ( FPT2002 ). HongKong, China, 2002: 1892196. 第 5期 姚爱红 ,等 :基于动态可重构 FPGA的自演化硬件概述 ·441· © 1994-2009 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net

·442· 智能系统学报 第3卷 [21]SIPPER M,SANCHEZ E,MANGE D,et al The POE [29]AROSTEGU IM,SANCHEZ E,CABESTANY J.An in- Model of bio-insp ired hardare systems a short introduc- system routing strategy for evolvable hardware programma- tion[C]//Proc the Second Annual Conference of Genetic ble platfoms [C ]//Proc The Third NASA/DoD.Long Programm ing Stanford,USA,1997:510-511 Beach,2001:157-166. [22]ORE IFEJ R,AIHADDAD R,HENG T,et al Layered [30]GORDON T,BENTLEY P.Devebpment brings scalability appoach o intrinsic evolvable hardware using direct bits- to hardware evolution [C ]//Proc the 2005 NASA/DoD tream manipulation of virtex II pro devices[C]//Intema- Conference on Evolvable hardware Washington,DC,USA, tional Conference on Field Programmable Logic and Appli- 2005:272-279. cations(FPL 2007).Am sterdam,2007:299-304. [31]GALLAGHER J,V IGRAHAM S,KRAMER G A fam ily [23 ]NASA AMES Research Center AMES technology capabili- of compact genetic algorithms or intrinsic evolvable hard- ties and facilities[EB /OL ][2007-05-29].htp://ww. ware [J ]EEE Trans on Evolutionary Computation, nasa gov/centers/ames/research/technolgy-onepagers/ 2004,8(2):111-126 evolvable_systems hml 作者简介 [24 KAJ IANI I HOSH NO T,WATA M,et al Variable 姚爱红，女，1972年生，工学博士， length chromosome GA for evolvable hardware[C]//Poc 副教授，中国电子学会高级会员.主要 EEE Intemational Conference on Evolutionary Computa- 研究方向为演化计算、嵌入式系统设 tion Nagoya,Japan,1996:443-447 计、多媒体传感器网络.发表论文11 [25 SAKANASHI H,WATA M,HIGUCHI T Evolvable 篇，其中被EL STP检索收录6篇，出版 hardware for lssless compresson of very high resolution 著作和译著3部。 bi-level mages [C]//Pc EE Computers and Digital Techniques London,UK,2004:277-286 张国印，男，1962年生，工学博士， [26]LEHRE P,HADDOW P Developmental mappings and 教授，博士生导师.中国计算机学会计 phenotyp ic complexity [C ]//Proc the IEEE Congress on 算机教育专委会委员、中国电子学会嵌 Evolutionary Computation (CEC).Portland,USA,2003: 入式系统专家委员会委员、黑龙江省计 62-68 算机学会理事.主要研究方向为嵌入式 27]GARV IE M,THOMPSON A.Evolution of combinaborial 系统、智能控制与智能机器人、网络与 and sequential on-line self-diagnosing hardware[C]//Proc 信息安全.获部级科技进步一等奖1项、二等奖1项，获第 the 2003 NASA /DoD Conference on Evolvable Hardware 四届黑龙江省青年科技奖，获省高校教学成果一等奖和二等 Chicago:IEEE Computer Society Press,2003:167-173. 奖各1项.发表论文70多篇，多篇被SCLEL ISTP检索，出版 28]GAR IS H,KORKN M,GERS F,et al ATR's artificial 著作和译著4部。 brain (CAM-brain)project a sample of what individual 关琳，女，1983年生，硕士研究 CoDi-1B it model evolved neural netmodules can do [C]// 生，主要研究方向为演化计算、可重构 Proc the IEEE Congress on Evolutionary Computation 计算系统 (CEC).Washington,DC,USA,1999:1979-1987 1994-2009 China Academic Journal Electronic Publishing House.All rights reserved.http://www.cnki.net

[ 21 ] SIPPER M, SANCHEZ E, MANGE D, et al. The POE Model of bio2insp ired hardware system s: a short introduc2 tion[C ] / /Proc the Second Annual Conference of Genetic Programming. Stanford, USA, 1997: 5102511. [ 22 ]OREIFEJ R, A lHADDAD R, HENG T, et al. Layered app roach to intrinsic evolvable hardware using direct bits2 tream manipulation of virtex II p ro devices[ C ] / / Interna2 tional Conference on Field Programmable Logic and App li2 cations( FPL 2007). Amsterdam, 2007: 2992304. [ 23 ]NASA AMES Research Center. AMES technology capabili2 ties and facilities[ EB /OL ]. [ 2007205229 ]. http: / /www. nasa. gov/ centers/ ames/ research / technology2onepagers/ evolvable_systems. html. [ 24 ] KAJ ITAN I I, HOSH INO T, IWATA M, et al. Variable length chromosome GA for evolvable hardware [ C ] / /Proc IEEE International Conference on Evolutionary Computa2 tion. Nagoya, Japan, 1996: 4432447. [ 25 ] SAKANASH I H, IWATA M, H IGUCH I T. Evolvable hardware for lossless comp ression of very high resolution bi2level images [ C ] / /Proc IEE Computers and D igital Techniques. London, UK, 2004: 2772286. [ 26 ] LEHRE P, HADDOW P. Developmental mapp ings and phenotyp ic comp lexity [ C ] / /Proc the IEEE Congress on Evolutionary Computation (CEC). Portland, USA, 2003: 62268. [ 27 ] GARV IE M, THOMPSON A. Evolution of combinatorial and sequential on2line self2diagnosing hardware[C ] / /Proc the 2003 NASA /DoD Conference on Evolvable Hardware. Chicago: IEEE Computer Society Press, 2003: 1672173. [ 28 ]GAR IS H, KORKIN M, GERS F, et al. ATR’s artificial brain (CAM2brain) p roject: a samp le of what individual CoD i21Bit model evolved neural net modules can do[C ] / / Proc the IEEE Congress on Evolutionary Computation (CEC). W ashington,DC,USA, 1999: 197921987. [ 29 ]AROSTEGU IM, SANCHEZ E, CABESTANY J. An in2 system routing strategy for evolvable hardware p rogramma2 ble p latform s [ C ] / /Proc The Third NASA /DoD. Long Beach, 2001: 1572166. [ 30 ] GORDON T, BENTLEY P. Development brings scalability to hardware evolution [ C ] / /Proc the 2005 NASA /DoD Conference on Evolvable hardware. W ashington,DC,USA, 2005: 2722279. [ 31 ] GALLAGHER J, V IGRAHAM S, KRAMER G. A fam ily of compact genetic algorithm s for intrinsic evolvable hard2 ware [ J ]. IEEE Trans on Evolutionary Computation, 2004, 8 (2) : 1112126. 作者简介 : 姚爱红 ,女 , 1972年生 ,工学博士 , 副教授 ,中国电子学会高级会员. 主要 研究方向为演化计算、嵌入式系统设 计、多媒体传感器网络. 发表论文 11 篇 ,其中被 EI、ISTP检索收录 6篇 ,出版 著作和译著 3部. 张国印 ,男 , 1962年生 ,工学博士 , 教授 ,博士生导师. 中国计算机学会计 算机教育专委会委员、中国电子学会嵌 入式系统专家委员会委员、黑龙江省计 算机学会理事. 主要研究方向为嵌入式 系统、智能控制与智能机器人、网络与 信息安全. 获部级科技进步一等奖 1项、二等奖 1项 ,获第 四届黑龙江省青年科技奖 ,获省高校教学成果一等奖和二等 奖各 1项. 发表论文 70多篇 ,多篇被 SCI、EI、ISTP检索 ,出版 著作和译著 4部. 关 琳 ,女 , 1983年生 ,硕士研究 生 ,主要研究方向为演化计算、可重构 计算系统. ·442· 智 能 系 统 学 报 第 3卷 © 1994-2009 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net