《数字逻辑》试卷A参考答案 单项选择题(每题1分,共10分) 4.B 5.A 7.D 9.D 10.B 判断题(判断各题正误,正确的在括号内记“√”,错误的在括号内记“×”,并在划线处改正。每题2分 共10分) 反码和补码均可实现将减法运算转化为加法运算 (×) 逻辑函数F(A,B,C)=∏M(1,3,46,7),则F(ABC)=∑m(1,3,467)。(×) 3.化简完全确定状态表时,最大等效类的数目即最简状态表中的状态数且。(∨) 4.并行加法器采用先行进位(并行进位)的目的是提高运算速度。(×) 5.图2所示是一个县有一条反馈回路的电平异步时序逻辑电路。(×) 三.多项选择题(从各题的四个备选答案中选出两个或两个以上正确答案,并将其代号填写在题后的括号 内,每题2分,共10分) AD: 2. ABD: 3. AC: 4. ABC: 5. AC 四.函数化简题(10分) 代数化简(4分) F(A, B, C)= AB+AC+BC+A B AB+AC+B(C+A) AB+AC+BAC AB+AC+ A+AC+B A+B 2.卡诺图化简(共6分) 101 最简“与-或”表达式为 AC+BC (3分) 最简“或与”表达式为: (A+C).(B+C)(3分) 五.设计(共15分) 填写表1所示真值表;(4分) 表1真值表
WXYZ WXYZ 0000 dddd 1000 0101 d|10010110 0010 0011 1011 0100 0101 0010 1101 0110 0011 1110 1111 2.利用卡诺图,求出输出函数最简与-或表达式如下:(4分) B \AB CD00011110CD IdiD CD0001 W=AB+BCD X=BC+Bd+BcD Y=CD+CD Z=D 3.画出用PLA实现给定功能的阵列逻辑图如下:(5分 B 阵 D D 或 阵 X 列
4.若采用PROM实现给定功能,要求PROM的容量为:(2分) 2×4(bi 六、分析与设计(15分) (1)写出该电路激励函数和输出函数;(3分) K=x,12=Q,K2=Q,z=02Q (2)填写次态真值表;(3分) 输入现态 激励函数 次态 输出 X00 J2 Ke JI KI 0101 00 100 10 0101 0011 00 1001 0110 01 01 10 0110 01 (3)填写如下所示电路状态表;(3分) 现态 次态Q2Q1 (m+1 输出 01 0 10 II (4)设各触发器的初态均为0,根据给定波形画出Q、Q2和Z的输出波形。(3分) Z (5)改用T触发器作为存储元件,填写激励函数T2、T卡诺图,求出最简表达式。(3分)
0 1□ T2 T2=Q2Q1+Q2Q1=Q2④Q1 最简表达式为:=xQ1+xQ1=XeQ1 七.分析与设计(15分) 1.根据给出的激励函数和输出函数表达式,填流程表;(5分) 次状态 激励状态YY/输出Z x2X1=00 x2X1=01 x2X1=10 00 01/0 0/0 00/0 00/0 10/0 11/0 00/0 10/0 11/0 01/0 11/1 10/0 2.判断以下结论是否正确,并说明理由。(6分) ①该电路中存在非临界竞争 正确。因为处在稳定总态(00,11),输入由00变为01或者处在稳定总态(11,11),输入由11变 为01时,均引起两个状态变量同时改变,会发生反馈回路间的竞争,但由于所到达的列只有一个稳定总 态,所以属于非临界竞争 ②该电路中存在临界竞争 正确。因为处在稳定总态(11,01),输入由11变为10时,引起两个状态变量同时改变,会发生反 馈回路间的竟争,且由于所到达的列有两个稳定总态,所以属于非临界竞争。 3.将所得流程表3中的00和01互换,填写出新的流程表,试问新流程表对应的电路是否存在非临 界竞争或临界竞争?(4分) 新的流程表如下 二次状态 激励状态Y2Y1/输出Z y2 y x2X1=00 01 x2Xx=11x2x1=10 01/0 00/0 01/0 01/0 00/0 01/0 11/0 01/0 11/1 10/0 10 1/0 10/0 新流程表对应的电路不存在非临界竞争或临界竞争
八.分析与设计(15分) 1.写出电路输出函数F1、F2的逻辑表达式,并说明该电路功能。(4分) FI=AOBOC=ABC+ABC+ ABC+ ABC F2=AC·ABBC=AC+AB+BC 该电路实现全减器的功能功能。(1分) 2.假定用四路数据选择器实现该电路的逻辑功能,请确定给定逻辑电路中各数据输λ端的值,完善逻辑电路。 (5分) C D,=C D,=C D,=C F2: Do=0, D,=A, D2=A, D FI F MIX A MI Do D1 D2 D3 Do D1 D2 D3 CCCc ABc 3.假定用 EPROM实现原电路的逻辑功能,可画出阵列逻辑图如下:(5分) AABBCC 与 阵 或阵列
