第6章时序逻辑电路本章讲解了时序逻辑电路的分析和设计方法、定时器电路的结构与设计方法。并通过一定数量的例题，介绍了时序逻辑电路具体的设计过程。S6.1时序逻辑电路、时序逻辑电路的特点时序电路是一种与时间相关、且具有“记忆”功能的电路，其特点是，在任何时刻电路产生的稳定输出信号不仅与该时刻电路的输入信号有关，而且还与电路过去的状态有关。图6-1显示了时序电路的电路框图。Xiy.:xiyj组合逻辑电路q1Z1....存储电路2q,图6-1时序逻辑电路组成框图y= f(,x2,*-,X,q1,q2,-,q)=输出方程Y=F(X,Q)y,=f(x,x2,x992,)z,=g1(x,x2,."",x,q1,q2,."",q)→驱动方程Z=F(X,Q)2=g1(x1,X2,"",X,,9i,q2,*",q1)
第 6 章 时序逻辑电路 本章讲解了时序逻辑电路的分析和设计方法、定时器电路的结构与设计方法。并通 过一定数量的例题，介绍了时序逻辑电路具体的设计过程。 §6.1 时序逻辑电路 一、时序逻辑电路的特点 时序电路是一种与时间相关、且具有“记忆”功能的电路，其特点是，在任何时刻 电路产生的稳定输出信号不仅与该时刻电路的输入信号有关，而且还与电路过去的状态 有关。 图 6-1 显示了时序电路的电路框图。 图 6-1 时序逻辑电路组成框图 ( , ) ( , , , , , , , ) ( , , , , , , , ) Y F X Q y f x x x q q q y f x x x q q q j i l i l 输出方程 1 1 2 1 2 1 1 1 2 1 2 ( , ) ( , , , , , , , ) ( , , , , , , , ) 1 1 2 1 2 1 1 1 2 1 2 Z F X Q z g x x x q q q z g x x x q q q k i l i l 驱动方程
[g."* = h(21,22,", 2,q1, 2,",q.)：→状态方程QI=H(Z,Q)[9* = h(21,2,, , 1,92,, .)时序电路可分为两大类：同步时序电路和异步时序电路。在同步时序电路中，电路的状态仅仅在统一的信号脉冲（称为时钟脉冲CP）控制下才同时变化一次。如果CP脉冲没来，即使输入信号发生变化，它可能会影响输出，但绝不会改变电路的状态（即记忆电路的状态）。在异步时序电路中，记忆元件的状态变化不是同时发生的。这种电路中没有统一的时钟脉冲，一般采用前一级的进位输出作为后一级的时钟脉冲，用以控制后一级电路状态的改变。任何输入信号的变化都可能立刻引起异步时序电路状态的变化
( , ) ( , , , , , , , ) ( , , , , , , , ) 1 1 2 1 2 1 1 1 2 1 2 1 1 Q H Z Q q h z z z q q q q h z z z q q q n l i l n l i l n 状态方程 时序电路可分为两大类：同步时序电路和异步时序电路。 在同步时序电路中，电路的状态仅仅在统一的信号脉冲（称为时钟脉冲 CP）控制下 才同时变化一次。如果 CP 脉冲没来，即使输入信号发生变化，它可能会影响输出，但绝 不会改变电路的状态(即记忆电路的状态)。 在异步时序电路中，记忆元件的状态变化不是同时发生的。这种电路中没有统一的 时钟脉冲，一般采用前一级的进位输出作为后一级的时钟脉冲，用以控制后一级电路状 态的改变。任何输入信号的变化都可能立刻引起异步时序电路状态的变化
s6.2同步时序逻辑电路的分析分析一个时序电路，就是要找出给定时序电路的逻辑功能，具体说，就是找出电路的状态和输出的状态在输入变量和时钟信号作用下的变化规律。由于同步时序电路中所有触发器都是在同一时钟信号操作下工作，所以分析同步时序电路比较简单。其主要步骤为：1）仔细观察电路，判断是否是同步时序逻辑电路。2）列出电路的驱动方程、状态方程和输出方程。从给定的逻辑图中写出每个触发器的驱动方程（即存储电路中每个触发器输入信号的逻辑函数式）。将得到的这些驱动方程代入相应触发器的特性方程，得到每个触发器的状态方程，从而得到由这些状态方程组成的整个时序电路的状态方程组。根据逻辑图写出电路的输出方程。3）列出电路的状态转换表。4）画出电路的状态转换图。5）根据上述分析，总结并描述电路的功能。【例6-1】时序电路如图6-2所示，试分析驱动方程、状态方程和输出方程，画出状态转换表、状态转换图和电路时序图。7.22971J1J7C1C1C1Q29.01K71K1K 7FF,FF2FF3CLK图6-2【例6-1】的时序电路
§6.2 同步时序逻辑电路的分析 分析一个时序电路，就是要找出给定时序电路的逻辑功能，具体说，就是找出电路 的状态和输出的状态在输入变量和时钟信号作用下的变化规律。 由于同步时序电路中所有触发器都是在同一时钟信号操作下工作，所以分析同步时 序电路比较简单。 其主要步骤为： 1）仔细观察电路，判断是否是同步时序逻辑电路。 2）列出电路的驱动方程、状态方程和输出方程。 从给定的逻辑图中写出每个触发器的驱动方程（即存储电路中每个触发器输入信号 的逻辑函数式）。 将得到的这些驱动方程代入相应触发器的特性方程，得到每个触发器的状态方程， 从而得到由这些状态方程组成的整个时序电路的状态方程组。 根据逻辑图写出电路的输出方程。 3）列出电路的状态转换表。 4）画出电路的状态转换图。 5）根据上述分析，总结并描述电路的功能。 【例 6-1】时序电路如图 6-2 所示，试分析驱动方程、状态方程和输出方程，画出状态转 换表、状态转换图和电路时序图。 图 6-2 【例 6-1】的时序电路
解：该电路中，时钟脉冲接到每个触发器的时钟输入端，故为同步时序电路。①驱动方程：J,=Q203,K,=1J, =Q1,K,=Q0J,=QQ2,K,=Q,②状态方程：将上述驱动函数代入触发器的特性方程中，即得每一触发器的状态方程。9*=Q.0; 91Q2*=Q1Q,+010020*=91020,+0203③输出方程：Y=Q0,状态转换表：若将任何一组输入变量及电路初态的取值代入状态方程和输出方程，即可算出电路的次态和现态下取值，以得到的次态作为新的初态，和这时的输入变量取值一起再代入状态方程和输出方程进行计算，又得到一组新的次态和输出值，这样将全部计算结果列成真值表的形式，会得到初态与次态的对应情况，得到了状态转换表（表6-1）。为了更形象直观地显示时序电路的逻辑功能，有时还进一步将状态转换表的内容表示成状态转换图的形式。图6-3是上表所示的状态转换图。在状态转换图中以圆圈表示电路的各个状态，以箭头表示状态转换的方向。在箭头旁要注明状态转换的输入变量和输出量，通常将输入变量取值写在斜线上，将输出量写在斜线下，如果电路没有输入逻辑，则斜线上就不用注字说明
解：该电路中，时钟脉冲接到每个触发器的时钟输入端，故为同步时序电路。 ①驱动方程： 3 1 2 3 2 2 1 2 1 3 1 2 3 1 , , , 1 J Q Q K Q J Q K Q Q J Q Q K ② 状态方程： 将上述驱动函数代入触发器的特性方程中， 即得每一触发器的状态方程。 3 1 2 3 2 3 2 1 2 1 3 2 1 2 3 1 * * * Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q ③ 输出方程： Y Q2Q3 状态转换表： 若将任何一组输入变量及电路初态的取值代入状态方程和输出方程，即可算出电路 的次态和现态下取值，以得到的次态作为新的初态，和这时的输入变量取值一起再代入 状态方程和输出方程进行计算，又得到一组新的次态和输出值，这样将全部计算结果列 成真值表的形式，会得到初态与次态的对应情况，得到了状态转换表（表 6-1）。 为了更形象直观地显示时序电路的逻辑功能，有时还进一步将状态转换表的内容表 示成状态转换图的形式。 图 6-3 是上表所示的状态转换图。在状态转换图中以圆圈表示电路的各个状态，以箭 头表示状态转换的方向。在箭头旁要注明状态转换的输入变量和输出量，通常将输入变 量取值写在斜线上，将输出量写在斜线下，如果电路没有输入逻辑，则斜线上就不用注 字说明
表6-1状态转换表C0000110011QQ:Q1/0Y图6-3状态转换图由图6-3可看出该电路为七进制计数器，且有自启动能力。(电路处于无效状态时在CP作用下可以进入有效循环状态，称其为可以自启动)。综上，可以作出【例6-1】的时序图，如图6-4所示。【例6-2】时序电路如图6-5所示，试分析其功能。Q2D3DIDC1>CI>CIOOC0
表 6-1 状态转换表 图 6-3 状态转换图 由图 6-3 可看出该电路为七进制计数器，且有自启动能力。 (电路处于无效状态时在 CP 作用下可以进入有效循环状态，称其为可以自启动)。 综上，可以作出【例 6-1】的时序图，如图 6-4 所示。 【例 6-2】 时序电路如图 6-5 所示，试分析其功能。 1D Q1 Q2 CP Q1 Q2 2D 3D Q3 Q3 C1 C1 C1 Y
CLK91OQ2o03oYI图6-4【例6-1】时序图解：该电路为同步时序电路。①驱动方程：D=0, D,=Q D,=Q2②状态方程：g=0 Q,= =Q③输出方程：Y=Q3得出状态转换表如表6-2所示：状态转换图如6-6所示：2/y
图 6-4 【例 6-1】时序图 解：该电路为同步时序电路。 ①驱动方程： D1 Q3 D2 Q1 D3 Q2 ② 状态方程： 2 * 1 3 * 3 2 * Q1 Q Q Q Q Q ③ 输出方程： Y Q3 得出状态转换表如表 6-2 所示： 状态转换图如 6-6 所示： 000 001 011 100 111 110 101 010 Q1Q2Q3 Y 1 0 1 1 1 0 0 0
表6-2状态转换表9'Y9.'QQQ310000000010001010一00100011110010110101010111011101110111由图6-6可看出该电路为六进制计数器，且无自启动能力。(电路处于无效状态时在CP作用下可以进入有效循环状态，称其为可以自启动)
表 6-2 状态转换表 由图 6-6 可看出该电路为六进制计数器，且无自启动能力。 (电路处于无效状态时在 CP 作用下可以进入有效循环状态，称其为可以自启动)
s6.3常用的时序逻辑电路一一计数器在数字系统中应用最多的时序电路是计数器，它不仅可以用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算。计数器的种类很多，大体上可以按以下几种方法进行分类：按计数脉冲输入方式分：(1）同步计数器：计数脉冲引至所有触发器的CP端，使应翻转的触发器同时翻转。(2）异步计数器：计数脉冲并不引至所有触发器的CP端，有的触发器的CP端是其它触发器的输出，因此触发器不是同时动作。按计数增减趋势分：(）加法计数器：每来一个计数脉冲，触发器组成的状态就按二进制代码规律增加。这种计数器有时又称递增计数器。(2）减法计数器：每来一个计数脉冲，触发器组成的状态按二进制代码规律减少。有时又称为递减计数器。(3）双向计数器：又称可逆计数器，计数规律可按递增规律，也可按递减规律，由控制端决定。按电路集成度分：（1）小规模集成计数器：个数<10的门电路，经外部连线构成具有计数功能的逻辑电路。(2）中规模集成计数器：由10-100个门电路（或元器件个数介于100-1000)，经内部连接集成在一块硅片上，它使计数功能比较完善，并能进行功能扩展的逻辑部件。一、同步二进制计数器1、同步二进制加法计数器同步二进制加法计数器的工作原理是依据二进制加法运算规则，在多位二进制数末
§6.3 常用的时序逻辑电路 ——计数器 在数字系统中应用最多的时序电路是计数器，它不仅可以用于对时钟脉冲计数，还 可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算。 计数器的种类很多，大体上可以按以下几种方法进行分类： 按计数脉冲输入方式分： (1) 同步计数器：计数脉冲引至所有触发器的 CP 端，使应翻转的触发器同时翻转。 (2) 异步计数器：计数脉冲并不引至所有触发器的 CP 端，有的触发器的 CP 端是其 它触发器的输出，因此触发器不是同时动作。 按计数增减趋势分： (1) 加法计数器：每来一个计数脉冲，触发器组成的状态就按二进制代码规律增加。 这种计数器有时又称递增计数器。 (2) 减法计数器：每来一个计数脉冲，触发器组成的状态按二进制代码规律减少。有 时又称为递减计数器。 (3) 双向计数器：又称可逆计数器，计数规律可按递增规律，也可按递减规律，由控 制端决定。 按电路集成度分： (1) 小规模集成计数器：个数<10 的门电路，经外部连线构成具有计数功能的逻辑电 路。 (2) 中规模集成计数器：由 10-100 个门电路(或元器件个数介于 100-1000)，经内部连 接集成在一块硅片上，它使计数功能比较完善，并能进行功能扩展的逻辑部件 。 一、同步二进制计数器 1、同步二进制加法计数器 同步二进制加法计数器的工作原理是依据二进制加法运算规则，在多位二进制数末
位加1，若第i位以下皆为1时，则第i位应翻转，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为：T, = Q-Qi-2.0.[T。= 1内部逻辑图：9.Q2OQFFFF2FFFF.1J CI 1KC11KIJCI1K1J C11K1CP状态转换图：00001000000110时序图：
位加 1，若第 i 位以下皆为 1 时，则第 i 位应翻转。 若用 T 触发器构成计数器，则第 i 位触发器输入端 Ti 的逻辑式应为： 内部逻辑图： 状态转换图： 时序图：
Q.9Q2Q,c若图示计数器的频率是f。，,9,9,Q端输出脉冲的频率分别是f。，即计数器同时具有分频功能，因此也将它称为分频器。Jogfo16Jos1.4实际使用的计数器常采用中规模集成计数器74LS161。74LS161的4位同步二进制计数器，除了具有二进制加法计数功能外，还增加了预置数、保持和异步置零等附加功能，下图分别为74LS161管脚分布图和逻辑符号。VccCO.Q。Q1615-74LS1614.5ETD.D.D,DGVDR74LS161管脚分布图
若 图 示 计 数 器 的 频 率 是 0 f ， 0 1 2 3 Q ,Q ,Q ,Q 端 输 出 脉 冲 的 频 率 分 别 是 0 0 0 0 1 1 1 1 , , , 2 4 8 16 f f f f ，即计数器同时具有分频功能，因此也将它称为分频器。 实际使用的计数器常采用中规模集成计数器 74LS161。74LS161 的 4 位同步二进制计 数器，除了具有二进制加法计数功能外，还增加了预置数、保持和异步置零等附加功能， 下图分别为 74LS161 管脚分布图和逻辑符号。 74LS161 管脚分布图