运城学院Yuncheng University第章#时序逻辑电路$ 6.1时序逻辑电路$ 6.2同步时序逻辑电路的分析$ 6.3常用的时序逻辑电路一计数器$ 6.4时序逻辑电路的设计机电工程系
机电工程系 机 电 工 程 系 第六章 时序逻辑电路 §6.1 时序逻辑电路 §6.2 同步时序逻辑电路的分析 §6.3 常用的时序逻辑电路—计数器 §6.4 时序逻辑电路的设计
运城学院YunehengUniversity内容提要：本章讲解了时序逻辑电路的分析和设计方法、定时器电路的结构与设计方法。并通过一定数量的例题，介绍了时序逻辑电路具体的设计过程。机电工程系
机电工程系 机 电 工 程 系 本章讲解了时序逻辑电路的分析和设计方法、定时器 电路的结构与设计方法。并通过一定数量的例题，介绍了 时序逻辑电路具体的设计过程。 内容提要：
运城学院Yuncheng University$ 6.1时序逻辑电路一、时序逻辑电路的特点时序电路是一种与时间相关、且具有“记忆”功能的电路，其特点是，在任何时刻电路产生的稳定输出信号不仅与该时刻电路的输入信号有关，而且还与电路过去的状态有关。图6-1显示了时序电路的电路框图。机电工程系
机电工程系 机 电 工 程 系 §6.1 时序逻辑电路 一、时序逻辑电路的特点 时序电路是一种与时间相关、且具有“记忆”功能的电路， 其特点是，在任何时刻电路产生的稳定输出信号不仅与该时刻电 路的输入信号有关，而且还与电路过去的状态有关。 图6-1显示了时序电路的电路框图
运城学院Yuncheng UniversityX1y...·Xi组合逻辑电路1Z1.存储电路q,Zk机电工程系
机电工程系 机 电 工 程 系
运城学院Yuncheng Universityy = f(x,x2,.--,x,,1,q2,*-,q).=输出方程Y=F(X,Q)J', = fi(X,X2,*,X,,q,q2,*-,q)Z = g1(X1,X2,***, X,q1,q2,,q1)2→驱动方程Z=F(X,Q)zh = g1(x1,X2,**,Xi,q1,q2,***,q)n+1=h(21,22,*,z1,q1,q2,*,q1)qi"→状态方程Q"+I=H(Z,Q)n+1=h,(21,22,*,2,1,92,"*,q)qi机电工程系
机电工程系 机 电 工 程 系 ( , ) ( , , , , , , , ) ( , , , , , , , ) Y F X Q y f x x x q q q y f x x x q q q j i l i l 输出方程 1 1 2 1 2 1 1 1 2 1 2 ( , ) ( , , , , , , , ) ( , , , , , , , ) 1 1 2 1 2 1 1 1 2 1 2 Z F X Q z g x x x q q q z g x x x q q q k i l i l 驱动方程 ( , ) ( , , , , , , , ) ( , , , , , , , ) 1 1 2 1 2 1 1 1 2 1 2 1 1 Q H Z Q q h z z z q q q q h z z z q q q n l i l n l i l n 状态方程
运城学院YunehengUniversity时序申路可分为两大类：同步时序申路和异步时序电路。在同步时序电路中，电路的状态仅仅在统一的信号脉冲（称为时钟脉冲CP）控制下才同时变化一次。如果CP脉冲没来，即使输入信号发生变化，它可能会影响输出，但绝不会改变电路的状态（即记忆电路的状态）。机电工程系
机电工程系 机 电 工 程 系 时序电路可分为两大类：同步时序电路和异步时序电路。 在同步时序电路中，电路的状态仅仅在统一的信号脉冲（称为时 钟脉冲CP）控制下才同时变化一次。如果CP脉冲没来，即使输入信号 发生变化，它可能会影响输出，但绝不会改变电路的状态(即记忆电路 的状态)
运城学院YunehengUniversity在异步时序电路中，记忆元件的状态变化不是同时发生的。这种电路中没有统一的时钟脉冲，一般采用前一级的进位输出作为后一级的时钟脉冲，用以控制后一级电路状态的改变。任何输入信号的变化都可能立刻引起异步时序电路状态的变化。机电工程系
机电工程系 机 电 工 程 系 在异步时序电路中，记忆元件的状态变化不是同时发生的。这 种电路中没有统一的时钟脉冲，一般采用前一级的进位输出作为后 一级的时钟脉冲，用以控制后一级电路状态的改变。任何输入信号 的变化都可能立刻引起异步时序电路状态的变化
运城学院Yuncheng UniversityS6.2同步时序逻辑电路的分析分析一个时序电路，就是要找出给定时序电路的逻辑功能，具体说，就是找出电路的状态和输出的状态在输入变量和时钟信号作用下的变化规律。由于同步时序电路中所有触发器都是在同一时钟信号操作下工作，所以分析同步时序电路比较简单。机电工程系
机电工程系 机 电 工 程 系 §6.2 同步时序逻辑电路的分析 分析一个时序电路，就是要找出给定时序电路的逻辑功能， 具体说，就是找出电路的状态和输出的状态在输入变量和时钟信 号作用下的变化规律。 由于同步时序电路中所有触发器都是在同一时钟信号操作下 工作，所以分析同步时序电路比较简单
运城学院Yuncheng University其主要步骤为：1）仔细观察电路，判断是否是同步时序逻辑电路。2）列出电路的驱动方程、状态方程和输出方程。从给定的逻辑图中写出每个触发器的驱动方程（即存储电路中每个触发器输入信号的逻辑函数式）。将得到的这些驱动方程代入相应触发器的特性方程，得到每个触发器的状态方程，从而得到由这些状态方程组成的整个时序电路的状态方程组。根据逻辑图写出电路的输出方程。3）列出电路的状态转换表。4）画出电路的状态转换图。5）根据上述分析，总结并描述电路的功能。机电工程系
机电工程系 机 电 工 程 系 其主要步骤为： 1）仔细观察电路，判断是否是同步时序逻辑电路。 2）列出电路的驱动方程、状态方程和输出方程。 从给定的逻辑图中写出每个触发器的驱动方程（即存储电路中每个触发器输 入信号的逻辑函数式）。 将得到的这些驱动方程代入相应触发器的特性方程，得到每个触发器的状态 方程，从而得到由这些状态方程组成的整个时序电路的状态方程组。 根据逻辑图写出电路的输出方程。 3）列出电路的状态转换表。 4）画出电路的状态转换图。 5）根据上述分析，总结并描述电路的功能
运城学院Yuneheng University【例6-1】时序电路如图6-2所示，试分析驱动方程、状态方程和输出方程，画出状态转换表、状态转换图和电路时序图。91gO1J71J1JC1C1C1Q;Q2Q'1KIK1KFF;FF2FF3CLK图6-2【例6-1】的时序电路机电工程系
机电工程系 机 电 工 程 系 【例6-1】 时序电路如图6-2所示，试分析驱动方程、状态方程和输 出方程，画出状态转换表、状态转换图和电路时序图。 图6-2 【例6-1】的时序电路