教字逻辑设计及应用 第8章附序逻辑设计实践(二) SSl型锁存景和触发爨 MS件:计数器、移位寺存景 其它:文档、迭代、故障和亚稳定性
第8章 时序逻辑设计实践(二) 数字逻辑设计及应用 SSI型锁存器和触发器 MSI器件:计数器、移位寄存器 其它:文档、迭代、故障和亚稳定性
8.5移位寄存器( shift register) 串行输入 serial input SERIN D 串入串出移位寄存景 CLOCK DCK 可以使一个信号延迟 n个时钟周期之后再输出 CK D SEROUT 串行输出 serial output DCK
8.5 移位寄存器(shift register) 串行输入 serial input SERIN SEROUT 串行输出 serial output 串入串出移位寄存器 可以使一个信号延迟 n 个时钟周期之后再输出
串入并出移位寄存器结构 串入 serial-in SERIN 1Q CLOCK CK 2Q 可以用来完成 CK 并出 串一并转换 parallel-out serlal-to-parallel conversion NQ CK
串入并出移位寄存器结构 串入 serial-in SERIN 1Q 2Q NQ 并出 parallel-out 可以用来完成 串-并转换 serial-to-parallel conversion
、。,并入串出移位寄存器结构 HIFT- SERIN D CK D 2D D CK Qh SERoUT ND DCK 多路复用结构≡
并入串出移位寄存器结构 多路复用结构 LOAD/SHIFT SERIN SEROUT
MS移位寄存器 P521图850 A SERA' SERB 74X166 74X164 CLK CLK CLKINH aCLR SH/LD SERA d CLR SERB SER OA QB QC QD QE QF QG EFGH QH QH
MSI移位寄存器 CLK CLR SERA SERB 74x164 QA QB QC QD QE QF QG QH CLK CLKINH SH/LD CLR SER A B C D E F G H QH 74x166 SERA·SERB P521 图 8-50
4位通用移位寄存器74×194 74x194 CLK -dcLR S1 s1s0功能 SO 左移输入一LN 00保持 QD 01右移 cBA Qc 10左移 QB 11载入 QA 右移输入-RIN
4位通用移位寄存器74x194 CLK CLR S1 S0 LIN D QD C QC B QB A QA RIN 74x194 S1 S0 功能 0 0 保持 0 1 右移 1 0 左移 1 1 载入 左移输入 右移输入
4位通用移位寄存器74×194 s1′s0 P522图8-51 左移 RIGHT 10 S1S0 保持 00 (13) QC C 11 DCLK 载入 CLR 01 LEFT 右移 Q1*=s1"s0Q1+S1"s0Q-1+51s0Q1+1+S1s0IN
4位通用移位寄存器74x194 00 S1S0 保持 S1’ S0’ S1 S0 10 左移 01 右移 11 载入 P522 图8-51 Qi* = S1’·S0’·Qi + S1’·S0·Qi-1 + S1·S0’·Qi+1 + S1·S0·INi