教字逻辑设计及应用 第10章存储器和可编程逻辑景件 半导体存储器 可编程逻辑器件
第10章 存储器和可编程逻辑器件 数字逻辑设计及应用 半导体存储器 可编程逻辑器件
半导体存储器 存储大量二值信息,封装—引脚数目有线—编址 口主要技术指标一存储容量、存取时间 口半导体存储器的分类 癱按制造工艺分:TL双极型和MoS型 按存取方式分: 只读存储器( read-only memory,RM) 随机存取存储器( random access memory,RAM) 顺序存取存储器( sequential access memory,SAM) 口利用存储景片实现组合逻辑函数 口存储景怂片的扩展
半导体存储器 ❑ 半导体存储器的分类 按制造工艺分：TTL双极型 和 MOS型 按存取方式分： ▪ 只读存储器（read-only memory , ROM ） ▪ 随机存取存储器（random access memory , RAM） ▪ 顺序存取存储器（sequential access memory , SAM） ❑ 主要技术指标 存储容量、存取时间 存储大量二值信息 ，封装 —— 引脚数目有线—— 编址 ❑ 利用存储器芯片实现组合逻辑函数 ❑ 存储器芯片的扩展
只读存储景 2x bROM 000101 AO Al DO 011011 地址 A2 D1 数据 100100 输入 输出 111110 An-2 Db-1 地址输入数据输出 An-1 Al A0D3D2D1DO 可以存放2个字,每个字b位 000101 01 1011 存储容量:2"×b位(bit)100100 是组合逻辑电路 111110
只读存储器 是组合逻辑电路 输入 A1 A0 输出 D3 D2 D1 D0 0 0 0 1 1 0 1 1 0 1 0 1 1 0 1 1 0 1 0 0 1 1 1 0 0101 1011 0100 1110 00 01 10 输入 输出 11 地址输入 数据输出 地址 数据 存储容量：2 n×b 位（bit） 可以存放 2 n 个字，每个字 b 位
只读存储景 心如何实现?? DO E WO+ W1 D1=W1+W3 D2=W0+W2+W3}或门,实现存储矩阵 D3=W+W3° 地址输入数据输出 Al A0 D3 D2 D1 DO A1"A0′=Wo00 0101 与门A1A0=W1011011 A1A0′=W2100100 实现地址译码 A1Ao=W3111110
地址输入 A1 A0 数据输出 D3 D2 D1 D0 0 0 0 1 1 0 1 1 0 1 0 1 1 0 1 1 0 1 0 0 1 1 1 0 只读存储器 ❖ 如何实现？？ A1’·A0’ = W0 A1’·A0 = W1 A1·A0’ = W2 A1·A0 = W3 D0 = W0 + W1 D1 = W1 + W3 D2 = W0 + W2 + W3 D3 = W1 + W3 与门 或门 实现地址译码 ，实现存储矩阵
二极答ROM的内部结构 IcC 回顶: W0-DH R 二极管与门W1-M D A1 k W二极管或门 R A0 Wo W1 WEA1'AO Al D AO DE W1+WO
二极管ROM的内部结构 回顾： 二极管与门 二极管或门 A1 A0 VCC W D W0 W1 A1 A0 R VCC W W0 W1 D R W = A1·A0 D = W1+W0
与阵列地址译码 A1 有二极管相当于存1 妇灶否则相当于存0 AO 字线提高带载能力 wd wl w2 w 位线实现三态控制 输出缓冲 D3 D3 D2′ D2 或阵列 ⅪD1 D1 存储矩阵 DO DO RD L
VCC W0 W1 W2 W3 A1’ A0’ A1 A0 与阵列 或阵列 RD_L D3’ = W1 + W3 D2’ = W0 + W2 + W3 D1’ = W1 + W3 D0’ = W0 + W1 D3 D2 D1 D0 输出缓冲 地址译码 存储矩阵 字线 位线 有二极管相当于存 1 ， 否则相当于存 0 。 提高带载能力 实现三态控制
用MOS管构成的存储矩阵 字线 Wo W1 WO W1 位线 7N-D3 END2 HeN D1 EN DO en 字线与位线的交叉点处,有MOs管时相当于存1 无MOS管时相当于存0
用MOS管构成的存储矩阵 字线与位线的交叉点处，有MOS管时相当于存 1 无MOS管时相当于存 0 字线 W0 W1 W0 W1 位线 D3 D2 D1 D0
ROM的点阵结构图 表示1(有晶体管)、 WO= m 0 A1 W1=m1 W2=m2}最小项 AO W3= m 3 wo W3 D3=W1+W3 D2=W0+W2+W3 D1=W1+W3 DO s Wo+ W: RD L 最小项之和 可以用来实现组合逻辑函教
ROM的点阵结构图 W0 W1 W2 W3 A1 A0 D3 D2 D1 D0 RD_L W0 = m0 W1 = m1 W2 = m2 W3 = m3 最小项 最小项之和 可以用来实现组合逻辑函数 = W1 + W3 = W0 + W2 + W3 = W1 + W3 = W0 + W1 表示1（有晶体管）
ROM的内部结构 大容量的RoM 维译码 通常采用二维译码 地址输入 地址译码器 存储矩阵「 输出缓冲器 数据输出 三态 控制
ROM的内部结构 存储矩阵 地 址 译 码 器 输 出 缓 冲 器 地 址 输 入 数 据 输 出 三态 控制 一维译码 大容量的ROM 通常采用二维译码
二维峄码 128×1RoM 3-t0-8 decoder 行 0译3 4 2 码 器5 6 凶A凶 o。。。 56789101112131415 Ao Al S1 列1611mxr多路复用器 A3 S3
使用7-128译码器实现地址译码？ 二维译码 译 码 器 多路复用器 128×1 ROM 行 列