学习情境5M05异成门版图设计习题 一，单透题 1.结构最合理的两输入CMOs异或门电路，包含了()个NMO5或MO5管， 012 06 010 2在结构最合理的两输入CMO5异或门电路中，PMOs管WA都是NMO5管W几的 005倍 1倍 02倍 03倍 3.在C05异或门电路中，有两个CMO5非门结构横块：其中一个的作用是丰门，面 另一个的作用有时是非门，有时是(). C与非门 C成非门 0 传输门 C同相门 4.CM05异或门由三个都分构成：CMO3倒相器，C05创相器结构和CMOs(). 0与非门 或非门 C传输门
学习情境 5 CMOS 异或门版图设计习题 一、单选题 1. 结构最合理的两输入 CMOS 异或门电路，包含了（ ）个 NMOS 或 PMOS 管。 12 4 6 10 2. 在结构最合理的两输入 CMOS 异或门电路中，PMOS 管 W/L 都是 NMOS 管 W/L 的 （ ）。 0.5 倍 1 倍 2 倍 3 倍 3. 在 CMOS 异或门电路中，有两个 CMOS 非门结构模块；其中一个的作用是非门，而 另一个的作用有时是非门，有时是 （ ）。 与非门 或非门 传输门 同相门 4. CMOS 异或门由三个部分构成：CMOS 倒相器，CMOS 倒相器结构和 CMOS（ ）。 与非门 或非门 传输门
0同相门 5.要将CM05异或门修改成CMO5同或门，只需要将除了倒相器部分以外的其也电路 的NMO5管和PO5管(). 0元件互换 口元件相连 0尺寸互换 口以上答案都不对 6.知果在版图编辑后，进行DAC检在时，出现如下错误：恤IContact[Acte]to能llEd邱e =1 Lambd73000,26.000-73.500,23.000,则表示(。 CN所中接触孔与N附边缘距离大于1 Lambda CN殊中有源区与N麻边缘距离大于1Lmbd CN除中接触孔或有源区与N阱边缘距离小于1儿amb CN降宽度不够 7.如知果在版图编辑过程中进行DRC,出现错误如下情误：Meta1 toMetal1 Spacing=1 Lambd由：27.000,13.000-小>27.500,10.500小，则表示(). C金属与金属间距过大，超过1 Lambda C金属与金属间距过小，为0.5amb 0金属与金属间距过小，为25umb出 C金属与金属间距过大，为35amb山 &.如果在版图编辑过程中进行DC,并出现如下错误：Not Existing:p5 Overlap of nSe|▣O Lamb岛：37.500，-11.500%>42.000-10.0000.则表示()。 0P达择区与N迹拼区重叠15amb如，不可重叠 口P选择区与N选择区未重叠 0P选择区与N选择区重叠25ambd,不可重叠
同相门 5. 要将 CMOS 异或门修改成 CMOS 同或门，只需要将除了倒相器部分以外的其他电路 的 NMOS 管和 PMOS 管 （ ）。 元件互换 元件相连 尺寸互换 以上答案都不对 6. 如果在版图编辑后，进行 DRC 检查时，出现如下错误: WellContact[Active] to Well Edge =1 Lambda:[73:000,26.000]->[73.500,23.000]，则表示 （ ）。 N 阱中接触孔与 N 阱边缘距离大于 1 Lambda N 阱中有源区与 N 阱边缘距离大于 1 Lambda N 阱中接触孔或有源区与 N 阱边缘距离小于 1 Lambda N 阱宽度不够 7. 如果在版图编辑过程中进行 DRC，出现错误如下错误:Metal1 to Metal1 Spacing = 1 Lambda: (27.000,13.000)->(27.500,10.500)，则表示 （ ）。 金属与金属间距过大，超过 1 Lambda 金属与金属间距过小，为 0.5 Lambda 金属与金属间距过小，为 2.5 Lambda 金属与金属间距过大，为 3.5 Lambda 8.如果在版图编辑过程中进行 DRC，并出现如下错误: Not Existing: pSel Overlap of nSel = 0 Lambda: (37.500,-11.500)->(42.000,-10.000)，则表示 （ ）。 P 选择区与 N 选择区重叠 1.5 Lambda，不可重叠 P 选择区与 N 选择区未重叠 P 选择区与 N 选择区重叠 2.5 Lambda，不可重叠
CP选释区与N选择区重叠20Lamb出，不可重叠 9.如果在版图设计过程中进行DRC,并出现如下错误：FieldActive Overlap of ActC碱=O.5 Lambd由：43.000,12.100外>43.000120000，则表示(). C源区未厦盖源区接触孔，需要履盖0.5Lamb山 0颦区覆盖源区接触孔1.5L,需要覆盖0.5 Lambd的 0源区覆盖源区接触孔1.0。需要覆盖0.5ambd的 C区覆盖源区接触孔0.1L,需要覆盖0.5 Lambd由 10.如果在版图设计过程中进行DRC,并出现如下错误：Meta卫Overlap of Via1=Q5 Lambd由：43.000，-12.200外>43.000-12000.则表示(). 0金属2覆盖通孔，只有02 Lambda,未达到0.5Lamb恤 0金属2没有覆盖通孔 C金属2与通孔的距离没有达到Q5Lam的 0通孔没有覆盖金属2 二，判断是 11.CM0S异或门线路和版图结构中，出现了输出直接线与的情况，可能会迹成电路逻 辑上的罐误。 0是 0香 12.CM05异或门版图中的mta2,作用是在第一层金属上进行加厚，以减少金属的电 阻，侧弱金属的电迁徒现象。 C是 C香 13.如果村底是P型的，版图中PM0S管外就可以没有n阱。 是
P 选择区与 N 选择区重叠 2.0 Lambda，不可重叠 9.如果在版图设计过程中进行 DRC，并出现如下错误: FieldActive Overlap of ActCnt = 0.5 Lambda: (43.000,-12.100)->(43.000,-12.000)，则表示 （ ）。 源区未覆盖源区接触孔，需要覆盖 0.5 Lambda 源区覆盖源区接触孔 1.5L，需要覆盖 0.5 Lambda 源区覆盖源区接触孔 1.0L，需要覆盖 0.5 Lambda 源区覆盖源区接触孔 0.1L，需要覆盖 0.5 Lambda 10. 如果在版图设计过程中进行 DRC，并出现如下错误: Metal2 Overlap of Via1 = 0.5 Lambda: (43.000,-12.200)->(43.000,-12.000)，则表示（ ）。 金属 2 覆盖通孔，只有 0.2 Lambda，未达到 0.5 Lambda 金属 2 没有覆盖通孔 金属 2 与通孔的距离没有达到 0.5 Lambda 通孔没有覆盖金属 2 二、判断题 11. CMOS 异或门线路和版图结构中，出现了输出直接线与的情况，可能会造成电路逻 辑上的错误。 是 否 12. CMOS 异或门版图中的 metal2，作用是在第一层金属上进行加厚，以减少金属的电 阻，削弱金属的电迁徙现象。 是 否 13. 如果衬底是 P 型的，版图中 PMOS 管外就可以没有 n 阱。 是
0香 14.CMO5异或门版图中多品硅的长度，变是MO5品体管的询通长度， 是 0 0香 15.DRC是英文Des电n Rule Check的缩写，而V5是英文Layout Versus5 hematic的缩写， 0是 0香 16.CM05异或门版图编辑时，通常所有的输入/输出端口都放在最上层引线cy上，以 方便构成其他电路时进行连接和走线。 C是 0香 17.CM05异或门电路结构的特点，在编朝其版图时，无法共用任何源区。 C是 C香 18.在编辑CMOs异线门版图时，要进行po和meta2的电连接，只需要在pa和 meta2之间加上poy_contact. C是 C香 19,在C05异或门版图的电尊线上加区和接触几的原则是，在满足设计规黑要求的 间距条件下，源区和接触孔尽可能多布置，以保证电路各处电源电压的一直性。 C是 0香 20.在CMOS异或门版图的设计过程中，可用CMO5倒相器和传输门的版图作为元件和 根块米构建电溶版图。 C是
否 14. CMOS 异或门版图中多晶硅的长度，就是 MOS 晶体管的沟道长度。 是 否 15. DRC 是英文 Design Rule Check 的缩写，而 LVS 是英文 Layout Versus Schematic 的缩写。 是 否 16. CMOS 异或门版图编辑时，通常所有的输入/输出端口都放在最上层引线 poly 上，以 方便构成其他电路时进行连接和走线。 是 否 17. CMOS 异或门电路结构的特点，在编辑其版图时，无法共用任何源区。 是 否 18. 在编辑 CMOS 异或门版图时，要进行 poly 和 metal2 的电连接，只需要在 poly 和 metal2 之间加上 poly_contact。 是 否 19. 在 CMOS 异或门版图的电源线上加源区和接触孔的原则是，在满足设计规则要求的 间距条件下，源区和接触孔尽可能多布置，以保证电路各处电源电压的一直性。 是 否 20. 在 CMOS 异或门版图的设计过程中，可用 CMOS 倒相器和传输门的版图作为元件和 模块来构建电路版图。 是
0香 窗体底端
否 窗体底端