学习情境6主从D型触发器版图设计习题 一、单选题 1在主从D型触发器中，包含有两个D领存器，其目的是在电路工作时，防止出现() 现象。 C 延时 C空翻 C 逻辑错误 口都不对 2.CV05主从D型触发器，构成电路的主要单元是CMO5倒相墨和CMO5(), 0与非门 0或非门 C传门 C倒相器 3.在主从D触发器，如果电路没有特殊要求，PMO5管W叭通常是NMO5管WA的)， 02倍 01倍 005倍 C4倍 4.在C05主从D型触发器的版图中，多品硅的走线可以是90度的，也可以是() 度的。 30 45 00
学习情境 6 主从 D 型触发器版图设计习题 一、单选题 1. 在主从 D 型触发器中，包含有两个 D 锁存器，其目的是在电路工作时，防止出现（ ） 现象。 延时 空翻 逻辑错误 都不对 2. CMOS 主从 D 型触发器，构成电路的主要单元是 CMOS 倒相器和 CMOS（ ）。 与非门 或非门 传输门 倒相器 3. 在主从D 触发器，如果电路没有特殊要求，PMOS管 W/L通常是NMOS管W/L的（ ）。 2 倍 1 倍 0.5 倍 4 倍 4. 在 CMOS 主从 D 型触发器的版图中，多晶硅的走线可以是 90 度的，也可以是（ ） 度的。 30 45 60
05 5.CM05主从D型触发器，加上一个传输门和一个(B),则可以构成CMO5K触发器。 C倒相器 C钟控门 0异或门 C同或门 6.在C05主从D型触发墨版图编辑时，有多个MO5晶体管可以源漏共享有源区，其 好处是，不仅诚少了版图面积，而且减少了源端和漏端的()， C寄生电阳 0扩散电容 C耗尽电容 C操极电容 7.对版图进行DRC时，如果出现错误如下错误：Poly Minimum Width-O.6ambd由 8000,-6.000->7.200,-6.000,则表示(》 C多晶硅的宽度不到Q6 Lambda 0多品硅的宽度超过Q6Lamb山 口多品硅的宽度不能确定 多晶硅的宽度有1.5 Lambda &.对版图进行DC时，如果出观知下错误：Gate Extension out of Active=1 Lambd由-11.000,3.000->13.000,4.000，则表示(). CPoly Gate图层不存在 C Acthve图层不存在 CPo图层延件出Ate图层过大 CPoY图层延仲出Active图层过小
75 5. CMOS 主从 D 型触发器，加上一个传输门和一个（B），则可以构成 CMOS JK 触发器。 倒相器 钟控门 异或门 同或门 6. 在 CMOS 主从 D 型触发器版图编辑时，有多个 MOS 晶体管可以源漏共享有源区，其 好处是，不仅减少了版图面积，而且减少了源端和漏端的（ ）。 寄生电阻 扩散电容 耗尽电容 栅极电容 7. 对版图进行 DRC 时，如果出现错误如下错误: Poly Minimum Width=0.6 Lambda: [8.000,-6.000]->[7.200,-6.000]，则表示（ ）。 多晶硅的宽度不到 0.6 Lambda 多晶硅的宽度超过 0.6 Lambda 多晶硅的宽度不能确定 多晶硅的宽度有 1.5 Lambda 8.对版图进行 DRC 时，如果出现如下错误: Gate Extension out of Active=1 Lambda:[11.000,3.000]->[13.000,4.000]，则表示（ ）。 Poly Gate 图层不存在 Active 图层不存在 Poly 图层延伸出 Active 图层过大 Poly 图层延伸出 Active 图层过小
9.对版图进行DRC时，如果出现如下错误：Source/Drain Active to Well5pace=2 Lambd由-38.500,15.000>38.500,15.000，则表示(). CS知urce/Drain Active图层不存在 C忧图层不存在 Cnd断图层与Ne图层间距过大 Cndf图层与Nwe图层何过小 10,C05主从D型触发器的版图进行仿真时，在加载仿真信号时，不仅要对电源和输 入D信号加载，而且要对(》加载。 0输出Q信号 0输出b信号 0输入时钟信号 口以上信号都需要加载 二，判断思 11.CM05电路结构中的0电路移为得整PAD,因功能考量不同分为四种：0减tPAD, Input PAD、Bidirection PAD和Power PAD.() 0是 C者 12,在设置Lv5Sp时，高级参数Advanced Parameters设定过程中，MOSFET Elements 速项中，要选中Lengths and wid诚hs复选框，目的是要对MOS管(WL)进行比对。() C是 0香 13.在进行版图设计时，应将P管尽量靠近电源金届线，N管尽量靠近接地金属找。《) 0 是 0香
9. 对版图进行 DRC 时，如果出现如下错误: Source/Drain Active to Well Space=2 Lambda:[38.500,15.000]->[38.500,15.000，则表示（ ）。 Source/Drain Active 图层不存在 Well 图层不存在 ndiff 图层与 N Well 图层间距过大 ndiff 图层与 N Well 图层间距过小 10. CMOS 主从 D 型触发器的版图进行仿真时，在加载仿真信号时，不仅要对电源和输 入 D 信号加载，而且要对（ ）加载。 输出 Q 信号 输出 Qb 信号 输入时钟信号 以上信号都需要加载 二、判断题 11. CMOS 电路结构中的 I/O 电路称为焊垫 PAD，因功能考量不同分为四种：Output PAD、 Input PAD、Bidirection PAD 和 Power PAD。（ ） 是 否 12. 在设置 LVS Sutup 时，高级参数 Advanced Parameters 设定过程中，MOSFET Elements 选项中，要选中 Lengths and widths 复选框，目的是要对 MOS 管（W/L）进行比对。（ ） 是 否 13. 在进行版图设计时，应将 P 管尽量靠近电源金属线，N 管尽量靠近接地金属线。（ ） 是 否
14.触发器是功能最简单的时序逻铜电路。《) 0是 0否 15.CM0S主从D触发器中丰触发器和从触发器的时钟是相同的()。 C是 0否 16.CM加5主从D型触发器采用主、从两个触发器，目的是为了遮免触发器出现毛刺现 象。() 0是 0香 17.CM05主从D型触发器可以由两个CM05锁存器和传输门米构成。() C是 0香 18.在O5主从D型触发器的设计中，好的设计思落是先完成CM05D鼓存器的版图 编辑，并对其进行仿真，之后再用其做为核块进行D触发器版图设计。() 0是 C香 19.对版图进行DC检查时，出现情误：5 ource/.Drain Active to恤lEd电e=1 ambda (0.50<1ambd),应当调整N有源区到N阱边界距离达到1u.() 0是 0香 20.对版图进行DRC检查时，出现的错误是Via to Poly Spacing=1 Lambd: 5.500,2.00035.000,2000,表示穿通孔到多品硅间距离太大。() 0是 0香
14. 触发器是功能最简单的时序逻辑电路。（ ） 是 否 15. CMOS 主从 D 触发器中主触发器和从触发器的时钟是相同的（ ）。 是 否 16. CMOS 主从 D 型触发器采用主、从两个触发器，目的是为了避免触发器出现毛刺现 象。（ ） 是 否 17. CMOS 主从 D 型触发器可以由两个 CMOS 锁存器和传输门来构成。（ ） 是 否 18. 在 CMOS 主从 D 型触发器的设计中，好的设计思路是先完成 CMOS D 锁存器的版图 编辑，并对其进行仿真，之后再用其做为模块进行 D 触发器版图设计。（ ） 是 否 19. 对版图进行 DRC 检查时，出现错误: Source/Drain Active to Well Edge = 1 Lambda （0.50 (35.000,2.000)，表示穿通孔到多晶硅间距离太大。 （ ） 是 否
窗体底端
窗体底端