学习情境2©M05倒相器版图设计习题 一，单透题 1CMO5倒相器是将NMO5负载倒相器进行了改进，负载管用了PMOs管，这样改进的 好处是电路： 速度快 功耗低 易制违 体积小 2PW结二极管的电容，除了势条电容外，还有扩散电容：对于势象电容，P州结二极管 无论如何偏置均存在，而对于扩散电容，则是当二极管《》时存在， 零偏 反偏 正偏 任意偏置 3C05倒相墨电路的所有的电接触都是在艺片的)实现的。 反面 正面 侧面 任意面 4.知果将一个CM05倒相器的W八设计的越大，那么它的容性里动能力(。 越整 越好 不变 前面三个答案都不对 5现代集成电路制作工艺有三个主要的工艺技术，下述工艺技术中，不是这三个主要 工艺技术的是()。 售条技术 薄膜制作技术 图形转移技术
学习情境 2 CMOS 倒相器版图设计习题 一、单选题 1. CMOS 倒相器是将 NMOS 负载倒相器进行了改进，负载管用了 PMOS 管，这样改进的 好处是电路( )。 速度快 功耗低 易制造 体积小 2. PN 结二极管的电容，除了势垒电容外，还有扩散电容；对于势垒电容，PN 结二极管 无论如何偏置均存在，而对于扩散电容，则是当二极管（ ）时存在。 零偏 反偏 正偏 任意偏置 3. CMOS 倒相器电路的所有的电接触都是在芯片的( )实现的。 反面 正面 侧面 任意面 4. 如果将一个 CMOS 倒相器的 W/L 设计的越大，那么它的容性驱动能力（ ）。 越差 越好 不变 前面三个答案都不对 5. 现代集成电路制作工艺有三个主要的工艺技术，下述工艺技术中，不是这三个主要 工艺技术的是（ ）。 掺杂技术 薄膜制作技术 图形转移技术
制城技术 6.版图设计规则检查时，可以全部单元检查，也可以《)。 多品硅检查 金隔检查 有源区检查 区城检查 7,MO5晶体管的《)越大，则晶体管呈现的电阻越小。 精度 形状 同距 层次 8.版图()是验证版图设计的主要方法： 提取 仿真 测试 检查 9.版图提取定义文件可以用来识别元件和元件《)的连接关系。 装口 管脚 导线 电极 10.版图设计中各图层源色是不同的。通常兰色代表()。 金属1 多品硅 有源区 接触孔 二、判断题 11.CM05倒相器工作时，电路没有瞬态功耗，但存在静志功耗。(》 是 否
制版技术 6. 版图设计规则检查时，可以全部单元检查，也可以（ ）。 多晶硅检查 金属检查 有源区检查 区域检查 7. MOS 晶体管的（ ）越大，则晶体管呈现的电阻越小。 精度 形状 间距 层次 8. 版图（ ）是验证版图设计的主要方法。 提取 仿真 测试 检查 9. 版图提取定义文件可以用来识别元件和元件（ ）的连接关系。 端口 管脚 导线 电极 10. 版图设计中各图层颜色是不同的，通常兰色代表（ ）。 金属 1 多晶硅 有源区 接触孔 二、判断题 11. CMOS 倒相器工作时，电路没有瞬态功耗，但存在静态功耗。（ ） 是 否
12,CMOS倒相器版图中，需要在N除中放置N有区的厚因是将PM05管的村底接地。 () 是 否 13,CMO5倒相器版图中，需要在P型村底中部分放置P有源区的原因是，与N肼中的N 有题区相互对称。() 是 香 14,半导体携桑的扩散工艺，通常分为模淀积和再分布两个工艺步囊，在再分布过程中， 扩散层的结深会增加。扩散浓度会减少。《) 是 否 1S.L5是将IC线路图的Schematic netlis做t与IC版图的Layout netlist进行对比，通常不仅 要求品体管的数目、类型与电连接完全一致，也要求对应品体管尺寸完全一政(】 是 香 15.通常在设计CMOS倒相器时，P管的W1是N管的12，目的是将电路的低电平嘎 声容限提高。() 是 香 17.光刻技术是集成电路制造中最关健的一道工序。随着集成电路的集成度越来越高， 特征尺寸越来越大，对光刻的要求也越来越高。() 是 否 18.集成电路常用特征尺寸来评价集成电路生产线技术水平，如0.18um、013um等，特 征尺寸是指双极型晶体管的基区宽度。() 是 香 19,对于所设计的逻辑电路，电路的延迟时间由电路的关健路径(Critical Path》决定， 因此关健路径上器件尺寸的途取更为重要。()
12.CMOS 倒相器版图中，需要在 N 阱中放置 N 有源区的原因是将 PMOS 管的衬底接地。 （ ） 是 否 13.CMOS 倒相器版图中，需要在 P 型衬底中部分放置 P 有源区的原因是，与 N 阱中的 N 有源区相互对称。（ ） 是 否 14.半导体掺杂的扩散工艺，通常分为预淀积和再分布两个工艺步骤，在再分布过程中， 扩散层的结深会增加，扩散浓度会减少。（ ） 是 否 15.LVS 是将 IC 线路图的 Schematic netlist 与 IC 版图的 Layout netlist 进行对比，通常不仅 要求晶体管的数目、类型与电连接完全一致，也要求对应晶体管尺寸完全一致.( ) 是 否 16. 通常在设计 CMOS 倒相器时，P 管的 W/L 是 N 管的 1/2，目的是将电路的低电平噪 声容限提高。（ ） 是 否 17. 光刻技术是集成电路制造中最关键的一道工序，随着集成电路的集成度越来越高， 特征尺寸越来越大，对光刻的要求也越来越高。（ ） 是 否 18.集成电路常用特征尺寸来评价集成电路生产线技术水平，如 0.18um、0.13um 等，特 征尺寸是指双极型晶体管的基区宽度。（ ） 是 否 19. 对于所设计的逻辑电路，电路的延迟时间由电路的关键路径（Critical Path）决定， 因此关键路径上器件尺寸的选取更为重要。（ ）
是 香 0.对于CM0巧倒相器，电路的上升时同除了与输出端负载电容有关外，还与PMO函管 的wA有关。() 是 否
是 否 20. 对于 CMOS 倒相器，电路的上升时间除了与输出端负载电容有关外，还与 PMOS 管 的 W/L 有关。（ ） 是 否