第2章MCS-51单片机硬件结构和原理 重点与难点： 本章重点是让学生掌握MCS51单片机引脚功能、单片机存储器结构和单片机工作方式. 难点是数据存储器结构及内部数据存储器高128位单元专用存储器S下R的工作原理和方式， 教学基本要求 1.热悉MCS-51单片机40个引脚(DIP封装)及其功能： 2.草掘数据存储器结构，熟悉专用存储器SFR的工作原理和方式： 3.理解MCS51单片机工作时序及其基本概念，时钟电路的结构和单片机的工作过程： 4. 对MCS51单片机复位、程序执行、单步执行、掉电保护、，低功耗以及EPROM编程 和校验6种工作方式有所了解，为以后学习指令系统和编写程序打下基础。 教学内容： 1.MCS-1单片机的内部结构： 2.MCS-51单片机的信号引脚： 3.MC5-51单片机的存储器： 4.输入输出端口结构： 5.MCS-51单片机的时钟电路与时序： 6.MCS-31单片机的工作方式。 S2一1引脚及其功能 CS-51系列单片机引脚大多数采用40引脚双列直插封装D1P和40引脚方形封装PICC方 式.其引脚配置如图2,1所示。 1.电源引脚 V。(40脚)一一+5电源 ￥(20脚)—一地 2时钟信号引脚 XTL】(19脚)一一芯片内部振荡电路（单级反相放大器）输入端 XTL2(18脚)一一芯片内部椒荡电路（单级反相放大器）输出端。 P1.0 40 2 一0 P1.2 P1.3 -2 P.4 5 P1.5 哈 P1.6 7 -PO.5 P1,7 -6 9 0.7 10 TXD P3.1- 89C51 EA/VIP E/尾 12 2 To P3.4- 2 TI P3.5- 14 23 6 24 2.3 22 KTAL1- 5 20 21 一2.0 图21 89C51引脚配置图
第 2 章 MCS-51 单片机硬件结构和原理 重点与难点： 本章重点是让学生掌握 MCS-51 单片机引脚功能、单片机存储器结构和单片机工作方式。 难点是数据存储器结构及内部数据存储器高 128 位单元专用存储器 SFR 的工作原理和方式。 教学基本要求： 1. 熟悉 MCS-51 单片机 40 个引脚（DIP 封装）及其功能； 2. 掌握数据存储器结构，熟悉专用存储器 SFR 的工作原理和方式； 3. 理解 MCS-51 单片机工作时序及其基本概念，时钟电路的结构和单片机的工作过程； 4. 对 MCS-51 单片机复位、程序执行、单步执行、掉电保护、低功耗以及 EPROM 编程 和校验 6 种工作方式有所了解，为以后学习指令系统和编写程序打下基础。 教学内容： 1．MCS-51 单片机的内部结构； 2．MCS-51 单片机的信号引脚； 3．MCS-51 单片机的存储器； 4．输入/输出端口结构； 5．MCS-51 单片机的时钟电路与时序； 6．MCS-51 单片机的工作方式。 §2～1 引脚及其功能 MCS-51 系列单片机引脚大多数采用 40 引脚双列直插封装 DIP 和 40 引脚方形封装 PICC 方 式.其引脚配置如图 2.1 所示。 1.电源引脚 VCC（40 脚）——+5V 电源 VSS（20 脚）——地 2.时钟信号引脚 XTAL1（19 脚）——芯片内部振荡电路（单级反相放大器）输入端。 XTAL2（18 脚）——芯片内部振荡电路（单级反相放大器）输出端。 1 2 3 4 6 7 5 8 9 10 11 12 13 14 40 39 38 37 35 34 36 33 32 31 30 29 28 27 P1.0 P1.1 P1.4 P1.3 P1.2 P1.5 RST/VPD P1.7 P1.6 RXD P3.0 TXD P3.1 T0 P3.4 T1 P3.5 Vcc P0.0 P0.3 P0.2 P0.1 P0.4 P0.6 P0.5 P0.7 P2.7 PSEN P2.6 EA/VPP ALE/PROG 15 16 17 18 19 20 WR P3.6 RD P3.7 XTAL1 XTAL2 VSS 26 25 24 23 21 21 P2.5 P2.1 P2.2 P2.0 P2.4 P2.3 INTO P3.2 INT1 P3.3 89C51 图 2.1 89C51 引脚配置图
3,控制信号引脚 (1)sTNe(9脚)复位信号 时钟电路工作后，此引脚上出现两个机器周期的高电平，芯片内部进行初始复位，复位后片 内寄存器置初值。 (2)LE/G:地址锁存信号 网口作地址/数据复用口，0口上的信息究竟是地址还是数据完全由ALE来定义，ALE高 电平期间，O口上一般出现地址信息，在ALE下降沿时，将P0口上地址信息锁存到片外地址 锁存器，在LE低电平期何0口上一般出现指令和数据信息，平时不访间片外存贮器时，该 端也以六分之一的时钟频率固定输出正脉冲。因而亦可作系统中其它芯片的时钟源。LE可型 动8个TL门 对于POW型单片机，在EPROM编程时，此扇用于编程脉冲OG, (3)示(29脚)片外程序存贮器选通信号，低有效。 (4)EA/Nm(31园)内、外程序存贮器选择信号， 4,I/0端▣口线 有4个双向8位I/0口P0P3,P0口为三态双向口，负载能力为8个1STTL门电路，P1 3为准双向口（用作输入时，口镇存器必须先写“1"），负载能力为4个1STTL门电路。 表P3口第二功能定义 口线 第二功能 P3.0 D(串行输入口) P3.1 TD(串行输出口) P3.2 NT0(外部中断0输入) P3.3 NTI(外部中断1输入)
3.控制信号引脚 （1）RST/VPD（9 脚）复位信号 时钟电路工作后，此引脚上出现两个机器周期的高电平，芯片内部进行初始复位，复位后片 内寄存器置初值。 （2）ALE/ PROG ;地址锁存信号 P0 口作地址/数据复用口，P0 口上的信息究竟是地址还是数据完全由 ALE 来定义，ALE 高 电平期间，P0 口上一般出现地址信息，在 ALE 下降沿时，将 P0 口上地址信息锁存到片外地址 锁存器，在 ALE 低电平期间 P0 口上一般出现指令和数据信息。平时不访问片外存贮器时，该 端也以六分之一的时钟频率固定输出正脉冲。因而亦可作系统中其它芯片的时钟源。ALE 可驱 动 8 个 TTL 门。 对于 EPROM 型单片机，在 EPROM 编程时，此脚用于编程脉冲 PROG 。 （3） PSEN （29 脚）片外程序存贮器选通信号，低有效。 （4） EA /VPP（31 脚）内、外程序存贮器选择信号。 4. I/O 端口口线 有 4 个双向 8 位 I/O 口 P0～P3，P0 口为三态双向口，负载能力为 8 个 LSTTL 门电路，P1～ P3 为准双向口（用作输入时，口锁存器必须先写“1”），负载能力为 4 个 LSTTL 门电路。 表 P3 口第二功能定义 口 线 第二功能 P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） P3.2 INT0 （外部中断 0 输入） P3.3 INT1 （外部中断 1 输入）
P3.4 T0(外部计数器0触发输入) P3.5 T1(外部计数器1触发输入) P3.6 WR(外部数据存贮器写选通) P3.7 RD(外部数据存贮器读选通) $2~2内部结构和工作原理 MCS-51单片机和微型机一样，是由运算器、控制器、存储器、输入设备，输出设备5个 基本部分组成，如图2-1. MCS-51单片机的主要资源如下： 1,8位CPU,即MCS-5引单片机的CPU能处理8位二进制数或代码。 2、片内带振荡器，其根荡频率为6c=12~12MHz,MCS-31芯片的内部有时钟电路， 但石英品体和微调电容需外接。时钟电路为单片机产生时钟脉冲序列，系统允许的最高品根颜 率为12MHz. 3、128B片内数据存储器RAM,内部数据存储器RAM低128字节用以存放可以读/写的 数据，如运算的中间结果、最终及欲显示的数据等。高128字节被特殊功能寄存器占用。能作 为寄存器供用户使用的只有前128字节。 4、4KB片内程序存储器ROM。8051有4KB的存储单元，用以存放程序、一些原始表 格，简称为内部ROM,但也有一些单片机内部不带ROM/EPROM,如8031、8032、8OC31等. 5、程序存储器的寻址范围64KB。 6、片外数据存储器RAM寻址范围64KB。 7、2I个特殊功能寄存器SFR
P3.4 T0（外部计数器 0 触发输入） P3.5 T1（外部计数器 1 触发输入） P3.6 WR （外部数据存贮器写选通） P3.7 RD （外部数据存贮器读选通） §2～2 内部结构和工作原理 MCS-51 单片机和微型机一样，是由运算器、控制器、存储器、输入设备、输出设备 5 个 基本部分组成，如图 2-1。 MCS-51 单片机的主要资源如下： 1、8 位 CPU，即 MCS-51 单片机的 CPU 能处理 8 位二进制数或代码。 2、 片内带振荡器，其振荡频率为 fosc = 1.2～12MHz，MCS-51 芯片的内部有时钟电路， 但石英晶体和微调电容需外接，时钟电路为单片机产生时钟脉冲序列，系统允许的最高晶振频 率为 12MHz。 3、 128B 片内数据存储器 RAM。内部数据存储器 RAM 低 128 字节用以存放可以读/写的 数据，如运算的中间结果、最终及欲显示的数据等。高 128 字节被特殊功能寄存器占用。能作 为寄存器供用户使用的只有前 128 字节。 4、 4KB 片内程序存储器 ROM。8051 有 4KB 的存储单元，用以存放程序、一些原始表 格，简称为内部 ROM，但也有一些单片机内部不带 ROM/EPROM，如 8031、8032、80C31 等。 5、 程序存储器的寻址范围 64KB。 6、 片外数据存储器 RAM 寻址范围 64KB。 7、 2l 个特殊功能寄存器 SFR
8、4个8位并行IO接口：P0、P刊，P2、P3,每个口可以用作输入，也可以用作输出。 9、1个全双工作串行1O接口，可多机通信。 10、2个16位定时器/计数器T0T。 11、中断系统有5个中断源，即外中断源2个，内部中断源3个，内部中断中分2个定时 计数中断和1个串行中断，全部中断分高级和低级共2个优先级别。 12、11山条指令，含乘法、除法指令. 13、位操作功能强（位操作指令17条）： 14、片内采用单总线结构. 15、用+V单一电源. m0一a7 阴0-段7 4144411 41111 I 通速室助器 通道电约昌 A 除存 通通0桃存卷 通流1黄存春 M/有M 奇#西 量器 程计鞋器C 老西 DTR 通通候存器 通通横存器 10列T P90-3》 图21MC3-51单片机艺片内部结构及逆辑框图
8、4 个 8 位并行 I/O 接口：P0、Pl、P2、P3，每个口可以用作输入，也可以用作输出。 9、 l 个全双工作串行 I/O 接口，可多机通信。 10、2 个 16 位定时器/计数器 T0/Tl。 11、中断系统有 5 个中断源，即外中断源 2 个，内部中断源 3 个，内部中断中分 2 个定时 /计数中断和 1 个串行中断，全部中断分高级和低级共 2 个优先级别。 12、111 条指令，含乘法、除法指令。 13、位操作功能强(位操作指令 17 条)。 14、片内采用单总线结构。 15、用+5V 单一电源。 图 2-1 MCS-51 单片机芯片内部结构及逻辑框图
S2-3 中央处理单元 2.3.1运算器 1.算术逻辑单元 2.暂存积存器1、2 3.累加器ACC 最常用的专用寄存器，很多指令用到累加器，（在后边的指令讲述中，大家会有感受），在 指令系统中，采用A作累加器的助记符. 4.程序状态字PS 它包含了程序状态信息。各位说明如下： CY AC FO RS1 RSO 一（未用） P CY进位标志。当进行加法或减操作最高位产生进位或借位时，被硬件置1，否则就被清 除， C辅助进位标志，当进行加法或减操作而产生由低4位（十进制的一个数字）向高4位 数进位或借位时，C将被硬件置1，否则就被清除，AC被用于十进制调整。 下0用户标志位。用款件置位或清除。 S1、S0工作寄存器组选择位。 (0,0)—一R0一R7在区0(00附一07H) (0,1》一一R0一R7在区1(08阳一0F用》 (1.0》--R0-R7在区2(10阳-17H) (1.1一R0-R7在区3(18阳一1F用) Ov 溢出标志。当执行算术指令时，由硬件置位或清除，以指示溢出状态。当执行AD 时，0v=C6⊕C号 同样，减法运算时，OW=C©C号 因此，溢出标志在硬件上可以靠一个异或门获得· P 奇偶标志。 每个指令周期都由硬件来置位或清零，以表示累加器A中值“1”的位数的奇偶性，若P ■1，则A中“1”的位数为奇数，否则P■0。 5.B寄存器 在乘除法中用B寄存器。在其它指令中，B可作为AM的一个单元来使用。 6布尔处理器
§2～3 中央处理单元 2.3.1 运算器 1.算术逻辑单元 2.暂存积存器 1、2 3.累加器 ACC 最常用的专用寄存器，很多指令用到累加器，（在后边的指令讲述中，大家会有感受），在 指令系统中，采用 A 作累加器的助记符。 4. 程序状态字 PSW 它包含了程序状态信息。各位说明如下： CY AC F0 RS1 RS0 OV — (未用) P CY 进位标志。当进行加法或减操作最高位产生进位或借位时，被硬件置 1，否则就被清 除。 AC 辅助进位标志。当进行加法或减操作而产生由低 4 位（十进制的一个数字）向高 4 位 数进位或借位时，AC 将被硬件置 1，否则就被清除。AC 被用于十进制调整。 F0 用户标志位。用软件置位或清除。 RS1、RS0 工作寄存器组选择位。 （0,0）——R0～R7 在区 0（00H～07H） （0,1）——R0～R7 在区 1（08H～0FH） （1,0）——R0～R7 在区 2（10H～17H） （1,1）——R0～R7 在区 3（18H～1FH） OV 溢出标志。当执行算术指令时，由硬件置位或清除，以指示溢出状态。当执行 ADD 时， OV＝C6 ⊕ C7 同样，减法运算时， OV＝C6 ⊕ C7 因此，溢出标志在硬件上可以靠一个异或门获得。 P 奇偶标志。 每个指令周期都由硬件来置位或清零，以表示累加器 A 中值“1”的位数的奇偶性。若 P ＝1，则 A 中“1”的位数为奇数，否则 P＝0。 5. B 寄存器 在乘除法中用 B 寄存器。在其它指令中，B 可作为 RAM 的一个单元来使用。 6.布尔处理器
以PS中的CY为其累加器，一般记作C. 2.3.2控制器 L.程序计数器PC 心用于安放下一条要执行的指令地址（程序存贮器地址），是一个16位专用寄存器，因 此寻址范围为064K(65535)。 2数据指针DPTR 16位的专用寄存器，主要用保存16位地址，当对64k思外部RAW空问寻址时，作间址寄 存器用。有两条传送指令OWXA,PTR和WX EDPTR,A。在访问OW时，DPTR可作为基 址寄存器，采用基址十变址子址方式的指令CA,A十PTR,读取OM内的表格常数。 3.堆栈指针SP 它是一个8位寄存器，用来存放栈顶地址 4指令寄存器IR、指令译码器D和定时控制电路 用户不直接使用. 5。中断控制、串行口控制及定时器电路 S2~4存储器配置 单片机的存贮器配置包括程序存贮器和数据存贮器，其配置图如图所示。 FFFF FFFF 外部 1000 外富 61KB OFFF FF SFR 外部RA国 专用 (I/o0 内部 外部 80寄存器 E=) (E=0 内留 RAM 0000 0000 0000 内部数据存储器外密数据存能器 程序存储器 数据存储器 (a) (b) 图2-289C51存贮器配置图 2.41程序存贮器R0M
以 PSW 中的 CY 为其累加器，一般记作 C. 2.3.2 控制器 1. 程序计数器 PC PC 用于安放下一条要执行的指令地址（程序存贮器地址），是一个 16 位专用寄存器，因 此寻址范围为 0~64K（65535）。 2. 数据指针 DPTR 16 位的专用寄存器， 主要用保存 16 位地址，当对 64KB 外部 RAM 空间寻址时，作间址寄 存器用。有两条传送指令 MOVX A，@DPTR 和 MOVX @DPTR，A。在访问 ROM 时，DPTR 可作为基 址寄存器，采用基址＋变址寻址方式的指令 MOVC A，@A＋DPTR，读取 ROM 内的表格常数。 3. 堆栈指针 SP 它是一个 8 位寄存器，用来存放栈顶地址。 4.指令寄存器 IR、指令译码器 ID 和定时控制电路 用户不直接使用。 5. 中断控制、串行口控制及定时器电路 §2～4 存储器配置 单片机的存贮器配置包括程序存贮器和数据存贮器，其配置图如图所示。 外部 1000 内部 (EA=1) 外部 (EA=0) 0000 FFFF OFFF 0000 外部 64KB 外部RAM (I/O) SFR 专用 寄存器 程序存储器 内部数据存储器 外部数据存储器 OFFF FF 80 7F 00 内部 RAM FFFF 0000 数据存储器 （a） （b） 图 2-2 89C51 存贮器配置图 2.4.1 程序存贮器 ROM
程序存贮器用于存放编好的程序和表格常数。64B字节的地址空间是统一的。在正常运 行时，应把队引脚接高电平使程序从内部W开始执行，当PC值超出内部OM的容量时会 动转向外部程序空间。如果不使用内部RCM,而直接使用外部W,EA应始终接低电平，迫使 系统从外部程序存贮器取指。 6KB程序存贮器中有7个单元具有特殊功能。 0000H单元，CS-51复位后程序计数P℃的内容为0000阳，故系统必须从0000H单元开始 取指，执行程序。它是系统的起动地址。 其它6个特殊单元分别对应6种中断源的中断服务子程序的入口地址，如表所示。通常在 这些入口地址都安放一条绝对跳转指令，而真正的中断服务子程序从转移地址开始安故。 表各种中断服务子程序入口地址 中新源 入口地址 外部中断0 0003H 定时器0溢出 000E8H 外部中断1 0013组 定时器1誉出 001BH 串行口 0023H 定时器2溢出 0028H 2.4.2数据存贮器RAM M在物理和逻辑上都分为两个地址空间，一个内部和一个外部数据存贮器空间。访问内 RAM用OV指令：访同外部利用Wx指令。 1.低128B的RAM 内部数据存贮器在物理上又可分为2个不同的块：00阳~7F用(0~127)单元组成的低128字节 的RAW块：80明一FFH(128~255)单元组成的高128字节的专用寄存器(SFR)块，两块地址 空间是相连的。 注意：128字节的SR块中仅有26个字背有定义的，若访间的是这一块中没有定义的单元， 将得到一个不确定的随机数。 图表示了内部数据存贮器的配置，其中00附一1H(0一31)单元共32个字节是4个通用工 作寄存器区，每个区含8个8位寄存器，编号为阳一7。这给软件设计带来了极大的方便
程序存贮器用于存放编好的程序和表格常数。64KB 字节的地址空间是统一的。在正常运 行时，应把 EA 引脚接高电平使程序从内部 ROM 开始执行，当 PC 值超出内部 ROM 的容量时会自 动转向外部程序空间。如果不使用内部 ROM，而直接使用外部 ROM，EA 应始终接低电平，迫使 系统从外部程序存贮器取指。 64KB 程序存贮器中有 7 个单元具有特殊功能。 0000H 单元，MCS-51 复位后程序计数 PC 的内容为 0000H，故系统必须从 0000H 单元开始 取指，执行程序。它是系统的起动地址。 其它 6 个特殊单元分别对应 6 种中断源的中断服务子程序的入口地址，如表所示。通常在 这些入口地址都安放一条绝对跳转指令，而真正的中断服务子程序从转移地址开始安放。 表 各种中断服务子程序入口地址 中断源 入口地址 外部中断 0 0003H 定时器 0 溢出 000BH 外部中断 1 0013H 定时器 1 溢出 001BH 串行口 0023H 定时器 2 溢出 002BH 2.4.2 数据存贮器 RAM RAM 在物理和逻辑上都分为两个地址空间，一个内部和一个外部数据存贮器空间。访问内 RAM 用 MOV 指令；访问外部利用 MOVX 指令。 1.低 128B 的 RAM 内部数据存贮器在物理上又可分为 2 个不同的块；00H～7FH（0～127）单元组成的低 128 字节 的 RAM 块；80H～FFH（128～255）单元组成的高 128 字节的专用寄存器（SFR）块，两块地址 空间是相连的。 注意; 128 字节的 SFR 块中仅有 26 个字节有定义的，若访问的是这一块中没有定义的单元， 将得到一个不确定的随机数。 图表示了内部数据存贮器的配置。其中 00H～1FH（0～31）单元共 32 个字节是 4 个通用工 作寄存器区，每个区含 8 个 8 位寄存器，编号为 R0～R7。这给软件设计带来了极大的方便
尤其在发生中断嵌套时很容易实现现场保护， 内部AM块中的20阳一2用(32一47)单元和SFR块中的12个单元构咸了布尔处理机（指 令系统见第3章)的存贮器空间，这28个单元的221位(28×8减去3个未定义位)各自都 有专门的位地址，如图所示，它们可以被直接寻址。 89C51的外部数据存贮器寻址空间为64风B,这对很多应用领域足够了。对外部数据存贮器 采用间接寻址方式。 S2一5输入/输出端口 C5-51单片机有4个双向8位1/0口P0一P3,P1一P3为准双向口（用作输入时，口顿存 器必须先写“1”). 2.5.1P0▣ P0口是一个8位漏极开路型双向I/0口，其位结构如图所示。P0口既可以作地址/数据总 线使用，又可以作通用1/0口使用。 ●PO口作地址/数据复用总线使用 若从0口输出地址或数据信息，控制端应为高电平，开关将反相器输出端与输出级 T1管接通，同时与门开锁，内部总线上的地址或数据信号通过与门去驱动T0管，又通过反相 器去驱动T1管，这时内部总线上的地址或数据信号就传送到P0口的引脚上：若从P0口输入 指或数据时，引脚信号应从输入三态缓冲器进入内部总线。 在访问外部存贮器时，它是分时多路转换的地址（低8位）和数据总线，不需要外接上拉 电阻。 ●PO口作通用I/0口使用 对于有内部®W型的单片机，P0口也可以作通用I/0口，此时控制端为低电平，转换开 关把输出级与横存器的Q端接通，同时因为与门输出为低电平，输出级T0管处于截止状态， 输出级为漏极开路电路，在驱动OS电路时应外接上拉电阻：作输入口用时，应该先将锁存 器写“1”，这是输出级两个场效应管均截止，可作为高阻抗输入，通过三态输入缓冲器读取引 脚信号，从而完成输入操作。 把PO口作为通用输出口，必须外接上拉电阻.PO口能以吸收电流的方式驱动8个1STTL 门电路输入 2.5.2P1口(P1.0P1.7,1~8脚)
尤其在发生中断嵌套时很容易实现现场保护。 内部 RAM 块中的 20H～2FH（32～47）单元和 SFR 块中的 12 个单元构成了布尔处理机（指 令系统见第 3 章）的存贮器空间，这 28 个单元的 221 位（28×8 减去 3 个未定义位）各自都 有专门的位地址，如图所示，它们可以被直接寻址。 89C51 的外部数据存贮器寻址空间为 64KB，这对很多应用领域足够了。对外部数据存贮器 采用间接寻址方式。 §2～5 输入/输出端口 MCS-51 单片机有 4 个双向 8 位 I/O 口 P0～P3，P1～P3 为准双向口（用作输入时，口锁存 器必须先写“1”）。 2.5.1 P0 口 P0 口是一个 8 位漏极开路型双向 I/O 口，其位结构如图所示。P0 口既可以作地址/数据总 线使用，又可以作通用 I/O 口使用。 ⚫ P0 口作地址/数据复用总线使用 若从 P0 口输出地址或数据信息，控制端应为高电平，开关 MUX 将反相器输出端与输出级 T1 管接通，同时与门开锁，内部总线上的地址或数据信号通过与门去驱动 T0 管，又通过反相 器去驱动 T1 管，这时内部总线上的地址或数据信号就传送到 P0 口的引脚上；若从 P0 口输入 指令或数据时，引脚信号应从输入三态缓冲器进入内部总线。 在访问外部存贮器时，它是分时多路转换的地址（低 8 位）和数据总线，不需要外接上拉 电阻。 ⚫ P0 口作通用 I/O 口使用 对于有内部 ROM 型的单片机，P0 口也可以作通用 I/O 口，此时控制端为低电平，转换开 关把输出级与锁存器的 Q 端接通，同时因为与门输出为低电平，输出级 T0 管处于截止状态， 输出级为漏极开路电路，在驱动 NMOS 电路时应外接上拉电阻；作输入口用时，应该先将锁存 器写“1”，这是输出级两个场效应管均截止，可作为高阻抗输入，通过三态输入缓冲器读取引 脚信号，从而完成输入操作。 把 P0 口作为通用输出口，必须外接上拉电阻。P0 口能以吸收电流的方式驱动 8 个 LSTTL 门电路输入。 2.5.2 P1 口（P1.0～P1.7，1～8 脚）
P1口是一个带有内部上拉电阻的8位双向I/0口。P1口的每一位口线能独立地用作输入 线或输出线， 地址/数据 控制 读镜存器 PO.X 内部总线· 到脚 P.x存器 写镜存透 读到脚 图2-3P0口位结构 读锁存器 门内都上拉电用 PL.X 内部总线· 引脚 P1,德存马 写倾存器 CL 读引脚 图2-4P1口位结构 2.5.3P2口(P2.0P2.7,21-28脚) 2口是一个带内部上拉电阻的8位双向1/0口，在结构上，2口比P1口多一个输出控制 部分。 ●2口作通用1/0口使用 当2口作通用I/0口使用时，是·个准双向口，引脚可接1/0设备，其输入输出操作与 P1口完全相同。 ●2口作地址/数据复用总线使用 当系统中接有外部存贮器时，2口用于输出高八位地址A15一A8。 2.5.4P3口 3口是一个带内部上拉电阻的8位双向I/0口，可以同P1口一样作为第一功能口，也可 以每一位独立定义为第二功能。 P3口作通用I/0口使用时，P3口的结构和操作与P1口相同
P1 口是一个带有内部上拉电阻的 8 位双向 I/O 口。P1 口的每一位口线能独立地用作输入 线或输出线。 P0.X锁存器 D CL Q Q 读锁存器 内部总线 写锁存器 读引脚 P0.X 引脚 地址/数据 控制 T0 T1 MUX 图 2-3 P0 口位结构 P1.X锁存器 D CL Q Q 读锁存器 内部总线 写锁存器 读引脚 P1.X 引脚 Vcc 内部上拉电阻 图 2-4 P1 口位结构 2.5.3 P2 口（P2.0～P2.7，21～28 脚） P2 口是一个带内部上拉电阻的 8 位双向 I/O 口。在结构上，P2 口比 P1 口多一个输出控制 部分。 ⚫ P2 口作通用 I/O 口使用 当 P2 口作通用 I/O 口使用时，是一个准双向口，引脚可接 I/O 设备，其输入输出操作与 P1 口完全相同。 ⚫ P2 口作地址/数据复用总线使用 当系统中接有外部存贮器时，P2 口用于输出高八位地址 A15～A8。 2.5.4 P3 口 P3 口是一个带内部上拉电阻的 8 位双向 I/O 口，可以同 P1 口一样作为第一功能口，也可 以每一位独立定义为第二功能。 P3 口作通用 I/O 口使用时，P3 口的结构和操作与 P1 口相同
●3口作第二功能口使用 P冈口的第二功能就是系统的控制功能控制线。 S2~6时钟电路与时序 2.6.1时钟电路及时钟信号的产生 1.内部振荡器方式 2外部引入方式 XTAL 1 时钟发至5 251 上 网一出 图2-5MCS-51单片机的藏荡电路 图2-6MCS-51单片机的时钟电路
⚫ P3 口作第二功能口使用 P3 口的第二功能就是系统的控制功能控制线。 §2～6 时钟电路与时序 2.6.1 时钟电路及时钟信号的产生 1.内部振荡器方式 2.外部引入方式 图 2-5 MCS-51 单片机的振荡电路 图 2-6 MCS-51 单片机的时钟电路