第4章集成触发器 4.1概述 触发器的概念 复习:组合电路的定义?构成其电路的门电路有何特点?组合电路与时序 电路的区别? 门电路:在某一时刻的输出信号完全取决于该时刻的输入信号,没有记忆 作用 触发器:具有记忆功能的基本逻辑电路,能存储二进制信息(数字信息)。 触发器有三个基本特性 (1)有两个稳态,可分别表示二进制数码0和1,无外触发时可维持稳态 (2)外触发下,两个稳态可相互转换(称翻转),已转换的稳定状态可长期保 持下来,这就使得触发器能够记忆二进制信息,常用作二进制存储单元。 的有两个互补輪出端,分别用Q和表示 二、触发器的两个稳定状态 酒常端的输出状恋来我示糖发的恋, 状态:q=1、=0,记Q=1,与二进制数码的1对应 p状商:q=0.0=1,记Q=0,与二进制数码的0对应。 触发器的逻辑功能描述: 特性表、激励表(又称驱动表)、特性方程、状态转换图和波形图(又称时序图) 四、触发器的分类:根据 逻辑功能不同:RS触发器、D触发器、JK触发器、T触发器和触发器等。 触发方式不同:电平触发器、边沿触发器和主从触发器等 电路结构不同:基本RS触发器,同步触发器、维持阻塞触发器、主从触发器和边 沿触发器等。 4.2触发器的基本形式 4.2.1基本RS触发器
、由与非门组成的基本RS触发器 1.电路结构 电路组成:两个与非门输入和输出交叉耦合(反馈延时)。如图4.2.1(a)所示。 逻辑符号:图(b)所示。 G Ga) 图4.2.1与非门组成的基本Rs触发器和逻辑符号 (a)逻辑图:0)逻辑符号 1)信号输入端:F置0端(复位端) S置1端(置位端 非号:低电平有效,在逻辑符号中用小圆围表示 闯输出端:Q和,在触发是处干定时态时,它的输出状态据反 1状态:=1、Q=0, 0状态:Q=0、可=1 2.逻辑功能 复习:与非门的逻辑功能? 用 DLCCAI或EWB演示基本RS触发器的逻辑功能。(10分钟) 工作原理。(边分析边列特性表。以下文字不写板书。) (1)当=0、万=1时,触发器置0。 输入z端称为置0端,也称复位端,低电平有效 (2)当=1、5=0时,触发器置1。 输入端称为置1端,也称置位端,低电平有效。 (3)当石=1、=1时,触发器保持原状态不变
如触发器原处于Q=0、百=1的0状态时,电路保持0状态 不变。 如触发器原处于Q=1、a=0的1状态时,电路保持1状态 不变 (4)触发器状态不定 ①当==0时,触发器状态不定:输出Q=q=1,这既不是 1状态,也不是0状态。这会造成逻辑混乱。 ②在动和5同时由0变为1时,由于G1和G2电气性能(延迟时 间)上的差异,其输出状态无法预知,可能是0状态,也可能是1状 态 实际上,这种情况是不允许的。因此,基本RS触发器有约束条件: 3.特性表 现态:是指触发器输入信号(石、端)变化前的状态,用q表 次态:是指发器输入信号变化后的状态,用q畔表示。 特性表:触发器次态Q与输入信号和电路原有状态(现态)之间 关系的真值表 表4.2.1与非门组成的基本RS触发器的特性表 D 说明 0 触发器状态不定 触发器置0 0 触发器置1 0触发器保持原状态不 1变
、由或非门组成的基本RS触发器 电路构成:两个或非门的输入和输岀交叉耦合而成,图4.2.2(a)所示。 逻辑符号:图(b)所示 输入信号:高电平有效。置0端 置1端 S 图4.2.2或非门组成的基本s触发器和逻辑符号 a)逻辑图:0b)逻辑符号 提问:或非门的逻辑功能? 工作原理 在与非门实现的基本RS触发器的基础上稍作变化。 或非门组成的基本RS触发器的特性表 说明 0 触发器保持原状态不 触发器置1 触发器置 触发器状态不定 1
4.2.2同步触发器 为何要用同步触发器? 基本RS触发器的触发方式:由动、万(或和,如)端的输入信号直接控制。(电平直 接触发) 在实际工作中,要求触发器按一定的节拍翻转。 措施:加入时钟控制端CP,触发器的状态翻转按CP节拍。 同步触发器(时钟触发器或钟控触发器):具有时钟脉冲CP控制的触发器 CP:控制时序电路工作节奏的固定频率的脉冲信号,一般是矩形波 同步:因为触发器状态的改变与时钟脉冲同步。 同步触发器的翻转时刻:受CP控制 触发器翻转到何种状态:由输入信号决定 同步RS触发器 1.电路结构 基本RS触发器+两个钟控门G3、G,如图4.2.3(a)所示 逻辑符号:图(b)所示 钟控端(CP端):时钟脉冲输入端。 S CP R 图4.2.3同步KS触发器和辑符号 (a)逻辑图:0)遷辑符号 2.逻辑功能
工作原理。(边分析边列特性表。以下文字不写板书。) 当CP=0时,G、G4被封锁,都输出1,触发器的状态保持不变, 即Qx+=Q 当CP=1时,G3、G4解除封锁,R、S端的输入信号才能通过这 两个门使基本RS触发器的状态翻转。其输出状态仍由R、S端的输入 信号和电路的原有状态Qn诀定。电踣的逻辑功能见表422 在R=S=1时,触发器的输出状态不定,如约束条件 异步(直接〉置0端G:若=0、=1,Q=0、=1,触发器 置0。 异步(直接)置1端s:若E=1、G=0、Q=1、Q=0,触发器 置1 =5=1时,触发器正常工作。 表4.2.2同步RS触发器的特性表
s Q2Q71 说明 保持原状态不变 01010 保持原状态不变 28高电平有效,置1 0101 00 R高电平有效,置0 状态不定,不允许出 3.驱动表 根据触发器现态q和决态q的取值来确定输入信号取值的关系 表,称为触发器的驱动表,又称激励表。 表中的“×”号表示任意值,可以为0,也可以为1。 表4.2.3同步Rs触发器的驱动表 S 0 001 0101 4.特性方程
触发器次态Q1与R、S现态Q之间关系的逻辑表达式称为触发 器的特性方程。 oo 1 1 1 10 图42.4同步RS触发器Qn*1的卡诺图 根据特性表可画出同步R8触发器Q冲1的卡诺图, 可得同步RS触发器特性方程为 QmI= S+RQ S=0(约束条件) (4.2.1) 5.状态转换图 触发器从一个状态变化到另一个状态或保持原状不变时,对输入信号(R、S)提出 的要求。 根据驱动表可画出状态转换图 R=0 s=0 图42.5同步FS触发器的状态转换图 圆圈:触发器的稳定状态 箭头:在CP作用下状态转换的情况 标注的R、S值:触发器状态转换的条件
4.2.2同步触发器 同步D触发器 1.电路结构 为了避免同步RS触发器出现R=S=1的情况,可在R和S之间接入非门G5 如图4.2.6(a)所示。 逻辑符号:图4.2.6(b)所示。 r Gz CP D CP (s) (R) 图4.2.6同步D触发器和辑符号 a)逻辑图:0)逻辑符号 2.逻辑功能 回忆:同步RS触发器的逻辑功能? 表4.2.2同步RS触发器的特性表
表422同步Rs触发器的特性表 R S 说明 保持原状态不变 保持原状态不变 S高电平有效,置1 R高电平有效,置0 状态不定,不允许出现 该表中的S=D,R=,则该表简化为D触发器的特性表 表4.2.4同步I触发器的将性表 D 说明 保持原状态不变 输出状态和D相同 逻辑功能:当CF=1时,Q“=D 当CP=时,Q“l=Qd 根据特性表可得到在CP=1时的同步D触发器的驱动表。 表4.2.5同步D触发器的驱动表 D 3.特性方程 根据性表可源的D发器Q的卡诺图,得 422) 4.状苍转换图 出动表可画出状态种图 000 111 图427同步D触发器@+1的卡诺 图42.8同步D触炭器的状老转换图 三、同步J触发器 1.电路结构