第5章 时序逻辑电路 返回总且录
第5章 时序逻辑电路 5.1 第5章 时序逻辑电路 返回总目录
第5章1 时序逻辑电路 本章内容 ·时序逻辑电路概述 ·时序逻辑电路的分析和设计方法 ·寄存器和移位寄存器 计数器 ·顺序脉冲发生器和序列信号产生器 ·时序逻辑电路设计实例 本章小结 5.2
第5章 时序逻辑电路 5.2 •时序逻辑电路概述 •时序逻辑电路的分析和设计方法 •寄存器和移位寄存器 •计 数 器 •顺序脉冲发生器和序列信号产生器 •时序逻辑电路设计实例 •本章小结 本章内容
第5章时序逻辑电路 时序逻辑电路概述 本章主要介绍时序逻辑电路的分析与设计方法，以及常用的时序逻辑和单元电路。首先 通过示例认识时序逻辑电路结构上的特点，然后以三组方程为基础讲述时序逻辑电路的分析 与设计方法。介绍常用的时序逻辑电路寄存器、计数器以及常用的数字单元电路顺序脉冲发 生器和序列信号产生器。并以集成计数器为基础，讲授任意进制计数器的构成方法，最后给 出了两个应用实例。 数字电路分为两大类：组合逻辑电路和时序逻辑电路(sequential circuit) 在数字电路中，若任一时刻的输出不但与当时所加在电路的输入信号有关，而且 与过去的状态历史也有关系，则这种电路为时序逻辑电路。时序逻辑电路因为与 过去的状态历史有关，所以在时序逻辑电路中存在一种器件能够存储过去的状态 历史信息。以点钞机为例。银行工作人员使用点钞机时，先打开电源开关，然后 放入一叠钞票。伴随着一阵哗啦哗啦的响声，钞票一张一张地通过运动机构，显 示器上的数字开始不断增加，直到最后一张钞票通过运动机构后，数字才稳定下 来。这个数字是多少，这叠钞票就有多少张。点钞机中有称为计数器的时序逻辑 电路，计数器的初始状态为0，每张钞票通过运动机构后，产生一个脉冲，使计数 器的值加，计数器的状态经过显示译码器译码使显示器上的数字发生变化。显然， 计数器当前的状态与计数器以前的状态有关。如果计数器状态变化是按照二进制 数的自然顺序增加，那么，处于状态0101的计数器在脉冲到达后，其状态应为 0110。谁负责记忆状态呢？当然是存储电路。触发器就是基本的存储电路。也可 5.以说，触发器是最简单的时序逻辑电路
第5章 时序逻辑电路 5.3 时序逻辑电路概述 本章主要介绍时序逻辑电路的分析与设计方法，以及常用的时序逻辑和单元电路。首先 通过示例认识时序逻辑电路结构上的特点，然后以三组方程为基础讲述时序逻辑电路的分析 与设计方法。介绍常用的时序逻辑电路寄存器、计数器以及常用的数字单元电路顺序脉冲发 生器和序列信号产生器。并以集成计数器为基础，讲授任意进制计数器的构成方法，最后给 出了两个应用实例。 数字电路分为两大类：组合逻辑电路和时序逻辑电路(sequential circuit)。 在数字电路中，若任一时刻的输出不但与当时所加在电路的输入信号有关，而且 与过去的状态历史也有关系，则这种电路为时序逻辑电路。时序逻辑电路因为与 过去的状态历史有关，所以在时序逻辑电路中存在一种器件能够存储过去的状态 历史信息。以点钞机为例。银行工作人员使用点钞机时，先打开电源开关，然后 放入一叠钞票。伴随着一阵哗啦哗啦的响声，钞票一张一张地通过运动机构，显 示器上的数字开始不断增加，直到最后一张钞票通过运动机构后，数字才稳定下 来。这个数字是多少，这叠钞票就有多少张。点钞机中有称为计数器的时序逻辑 电路，计数器的初始状态为0，每张钞票通过运动机构后，产生一个脉冲，使计数 器的值加1，计数器的状态经过显示译码器译码使显示器上的数字发生变化。显然， 计数器当前的状态与计数器以前的状态有关。如果计数器状态变化是按照二进制 数的自然顺序增加，那么，处于状态0101的计数器在脉冲到达后，其状态应为 0110。谁负责记忆状态呢？当然是存储电路。触发器就是基本的存储电路。也可 以说，触发器是最简单的时序逻辑电路
第5章时序逻辑电路 时序逻辑电路概述 时序逻辑电路与组合逻辑电路的区别在于时序逻辑电路包含存储电路从而 ◆具有状态记忆功能。若某一时序逻辑电路的状态需要位二进制数来表示，那 么存储n位二进制数需要由n个触发器构成。 一、 时序逻辑电路的特点 为了说明时序逻辑电路的特点，下面分析图5.1所示的 串行加法器电路。 ICI CO 串行加法是指在进行多位数相加时，采用从低位到高位 逐位相加的方式完成加法运算。设有两个4位二进制数： Q ID A=aaaa,B=b,b,bb,要实现A+B=S=c,2o。首先将 CK CP 触发器清零，在第一次时钟脉冲到来时，将ab分别加到 全加器的a和b1端，则在时钟脉冲作用后，在s端得到s。,图5.1串行加法器电路 在C0得到进位信号C1:在第二次时钟脉冲到来时，将a1b1分别加到a和端， c1加在c端，实现a+b+c,则在时钟脉冲作用后，在S,端得到S1,在C0得到 装 C4。从工作过程可以看出，串行加法器除了应该具有将两个加数的来自低位的 进位信号相加的功能之外，还必须具有记忆功能，把低位相加后的进位信号保 5存下来，提供给高位加法时用
第5章 时序逻辑电路 5.4 时序逻辑电路概述 时序逻辑电路与组合逻辑电路的区别在于时序逻辑电路包含存储电路从而 具有状态记忆功能。若某一时序逻辑电路的状态需要n位二进制数来表示，那 么存储n位二进制数需要由n个触发器构成。 一、时序逻辑电路的特点 为了说明时序逻辑电路的特点，下面分析图5.1所示的 串行加法器电路。 串行加法是指在进行多位数相加时，采用从低位到高位 逐位相加的方式完成加法运算。设有两个4位二进制数： ， ，要实现 。首先将 触发器清零，在第一次时钟脉冲到来时，将a0、b0分别加到 全加器的ai和bi端，则在时钟脉冲作用后，在si端得到so， 在CO得到进位信号C1；在第二次时钟脉冲到来时，将a1、b1分别加到ai和bi端， c1加在ci端，实现 ，则在时钟脉冲作用后，在Si端得到S1，在CO得到 进位信号C2；…；在第四次时钟脉冲到来时，将a3、b3分别加到ai和bi端，c3加 在ci端，则在时钟脉冲作用后，在Si端得到S3，在CO得到向更高位的进位信号 C4。从工作过程可以看出，串行加法器除了应该具有将两个加数的来自低位的 进位信号相加的功能之外，还必须具有记忆功能，把低位相加后的进位信号保 存下来，提供给高位加法时用。 S CI CO 1D C1 ai bi si ci 1 ci CP - Q 图5.1 串行加法器电路 A a a a a = 3 2 1 0 B b b b b = 3 2 1 0 A B S , 4 3 2 1 0 + = = c s s s s a b c i i i + +
第5章 时序逻辑电路 时序逻辑电路概述 通过串行加法器可以看出，时序逻辑电路在结构上有两个显著的特点：十 + (1)时序逻辑电路由两大部分组成，组合逻辑电路和存储电路。存储电路 通常由触发器组成。 (2)时序逻辑电路内部存在反馈线，将存储电路的输出反馈到组合电路的 输入端，与输入信号共同决定组合逻辑电路的输出。一般时序逻辑电路的结构 框图如图5.2所示。 组合逻辑电路 9 q. 存储电路 图5.2一般时序逻辑电路的结构框图 5.5
第5章 时序逻辑电路 5.5 时序逻辑电路概述 通过串行加法器可以看出，时序逻辑电路在结构上有两个显著的特点： (1) 时序逻辑电路由两大部分组成，组合逻辑电路和存储电路。存储电路 通常由触发器组成。 (2) 时序逻辑电路内部存在反馈线，将存储电路的输出反馈到组合电路的 输入端，与输入信号共同决定组合逻辑电路的输出。一般时序逻辑电路的结构 框图如图5.2所示。 组合逻辑电路 存储电路 ql q1 z1zk x1xi y1yj 图5.2 一般时序逻辑电路的结构框图
+ 第5章 时序逻辑电路 时序逻辑电路概述 为了便于描述时序逻辑电路，定义四种信号：x×,,x为时序电路的外部 输入信号：y,为外部输出信号：94,4为内部输入信号，2，，为 内部输出信号。以上四种信号之间的关系可以用下面三个方程组来描述： [y1=f(X1,X2,X1,q,92,q） y2=f2(X1,X2,X,qq2,q） (5.1) y,=f(X1,X2,X,qq2,…q) Z1=g(X1,X2,Xq1,q23q) Z2=g2(X1,X2,…,X,91,92,,q) (5.2) Z=g(xx,,x,qq2,,q) q=h,(z1,Z2,,Z,q,q,,q) 9g=h2(亿，Z,Z4,9q6,q) (5.3) q=h,(亿，乙2，…Zk,q,q…,q） 5.6
第5章 时序逻辑电路 5.6 时序逻辑电路概述 为了便于描述时序逻辑电路，定义四种信号： 为时序电路的外部 输入信号； 为外部输出信号； 为内部输入信号； 为 内部输出信号。以上四种信号之间的关系可以用下面三个方程组来描述： 1 2 x , x , , xi 1 2 y , y , , y j 1 2 q ,q , ,ql 1 2 z ,z , ,zk 1 1 1 2 1 2 2 2 1 2 1 2 1 2 1 2 y f (x , x , x ,q ,q , q ) y f (x , x , x ,q ,q , q ) y f (x , x , x ,q ,q , q ) i l i l j j i l = = = 1 1 1 2 1 2 2 2 1 2 1 2 1 2 1 2 z g (x , x , , x ,q ,q , ,q ) z g (x , x , , x ,q ,q , ,q ) z g (x , x , , x ,q ,q , ,q ) i l i l k k i l = = = 1 1 1 1 2 1 2 1 2 2 1 2 1 2 1 1 2 1 2 q h (z ,z , ,z , ,q , ,q ) q h (z ,z , ,z , ,q , ,q ) q h (z ,z , ,z ,q ,q , ,q ) n n n n k l n n n n k l n n n n l l k l q q + + + = = = (5.1) (5.2) (5.3)
第5章时序逻辑电路 时序逻辑电路概述 其中：式（⑤.1）称为输出方程组，式(5.2)称为驱动（或激励）方程组，式(5.3) 称为状态方程组。g,qi,q表示存储电路中每个触发器的现态(present state), g,qg,qr表示每个触发器的次态(next state)。 二、时序逻辑电路的分类 时序电路按照其状态变化的特点，可分为同步时序逻辑电路(synchronous sequential circuit)和异步时序逻辑电路(asynchronous sequential circuit) 两大类。在同步时序电路中，内部触发器的状态更新在时钟脉冲作用下是同时进行 的。而对于异步时序电路，由于内部触发器不全都受外部时钟脉冲控制，因此当外 部时钟脉冲到来时，各触发器的状态更新不是同时进行的，即异步的。 时序电路根据输出信号的特点还可以分为米里Mealy)型和摩尔Moore))型两类。 在Mealy型电路中，输出信号不仅取决于状态信号，而且取决于输入信号， 即Y,)=FX,)Qu,:在Moore型电路中，输出信号仅取决于状态信号，即Y,)=Q,w。 同一个时序逻辑问题，既可以用Mealy型电路来实现，也可以用Moore型电路来 实现，两者除了输出信号与输入信号的时序关系略有不同之外，从功能上讲，没有 本质差别。从实现的角度看，Mealy型电路所需状态一般比Moore型要少，但oore 型电路的输出电路却比Mealy型电路简单。Mealy型电路和Moore型电路各有千秋， 设计者可以根据需要选择适当的电路类型进行电路设计。 5.7
第5章 时序逻辑电路 5.7 时序逻辑电路概述 其中：式(5.1)称为输出方程组，式(5.2)称为驱动(或激励)方程组，式(5.3) 称为状态方程组。 表示存储电路中每个触发器的现态(present state)， 表示每个触发器的次态(next state)。 二、时序逻辑电路的分类 时序电路按照其状态变化的特点，可分为同步时序逻辑电路(synchronous sequential circuit)和异步时序逻辑电路(asynchronous sequential circuit) 两大类。在同步时序电路中，内部触发器的状态更新在时钟脉冲作用下是同时进行 的。而对于异步时序电路，由于内部触发器不全都受外部时钟脉冲控制，因此当外 部时钟脉冲到来时，各触发器的状态更新不是同时进行的，即异步的。 时序电路根据输出信号的特点还可以分为米里(Mealy)型和摩尔(Moore)型两类。 在Mealy型电路中，输出信号不仅取决于状态信号，而且取决于输入信号， 即 ；在Moore型电路中，输出信号仅取决于状态信号，即 。 同一个时序逻辑问题，既可以用Mealy型电路来实现，也可以用Moore型电路来 实现。两者除了输出信号与输入信号的时序关系略有不同之外，从功能上讲，没有 本质差别。从实现的角度看，Mealy型电路所需状态一般比Moore型要少，但Moore 型电路的输出电路却比Mealy型电路简单。Mealy型电路和Moore型电路各有千秋， 设计者可以根据需要选择适当的电路类型进行电路设计。 1 2 q ,q ,...,q n n n l 1 1 1 1 2 q ,q ,...,q n n n l + + + Y( ) F(X( ),Q( )) n n n t t t = Y( ) F(Q( )) n n t t =
第5章1 时序逻辑电路 时序逻辑电路概述 三、时序逻辑电路的功能描述 ,时序逻辑电路的功能描述和触发器的功能描述相似，描述方法有以下几种。 1.逻辑方程组 逻辑方程组包括式(5,1)的输出方程组、式(5.2)的驱动方程组和式(5,3) 的状态方程组。三个方程组可以简写成如下向量形式的方程组： Y(u.)=FX(u.),Q) (5.4) Z()=G(X(),Q()) （5.5) Q(t)=H(Z(),Q()) (5.6) 式中，向量X表示XX2,Xm向量Y表示yyy,向量Q表示9…4， 向量Z表示乙，Z乙。‘。和1表示时钟脉神作用前后两个相邻的离散时刻。 时序电路的逻辑功能可以用输出方程、驱动方程和状态方程全面描述，所 以逻辑方程组是时序逻辑电路分析与设计的理论基础。 2.状态转换表 状态转换表简称状态表(state table),是以表格的形式来描述时序电路 的次态Q1、外部输出信号Y与外部输入信号X、内部输入信号Z和现态Q之间十 的逻辑关系。为简化书写，现态Q的上标通常省去不写。 5.8
第5章 时序逻辑电路 5.8 时序逻辑电路概述 三、时序逻辑电路的功能描述 时序逻辑电路的功能描述和触发器的功能描述相似，描述方法有以下几种。 1. 逻辑方程组 逻辑方程组包括式(5.1)的输出方程组、式(5.2)的驱动方程组和式(5.3) 的状态方程组。三个方程组可以简写成如下向量形式的方程组： (5.4) (5.5) (5.6) 式中，向量X表示 ，向量Y表示 ，向量Q表示 ， 向量Z表示 。 和 表示时钟脉冲作用前后两个相邻的离散时刻。 时序电路的逻辑功能可以用输出方程、驱动方程和状态方程全面描述，所 以逻辑方程组是时序逻辑电路分析与设计的理论基础。 2. 状态转换表 状态转换表简称状态表(state table)，是以表格的形式来描述时序电路 的次态Q n+1 、外部输出信号Y与外部输入信号X、内部输入信号Z和现态Q n之间 的逻辑关系。为简化书写，现态Q n的上标通常省去不写。 Y( ) F(X( ),Q( )) n n n t t t = Z( ) G(X( ),Q( )) n n n t t t = Q( ) H(Z( ),Q( )) n n n 1 t t t + = 1 2 x , x , , xi 1 2 y , y , , y j 1 2 q ,q , ,ql 1 2 z ,z , ,zk n t n 1 t +
第5章 时序逻辑电路 时序逻辑电路概述 状态转换表的形式较多，Mealy型时序电路的状态转换表如表5-1所示，表 十中的次态和输出Q@2的取值是与外部输入信号XX、现态Q0,的各种取 值相对应。Moor型时序电路的状态转换表如表5-2所示，其中输出信号Z的取 值仅与现态QQ,的取值有关，与输入信号XX。无关。 表5-1 Mealy型时序电路状态转换表 表5-2 Moore型时序电路状态转换表 QQ/Z X1 Z QiQ Xo 00 % 11 10 X 0 1 00/0 01/1 00/0 10/0 00 0 11 0 0 01/1 01/1 00/0 11/1 % 0 00/0 11/1 000 11/1 % 10 10 10/1 11/1 00/0 10/1 10 0 5.9
第5章 时序逻辑电路 5.9 时序逻辑电路概述 状态转换表的形式较多，Mealy型时序电路的状态转换表如表5-1所示，表 中的次态和输出 的取值是与外部输入信号 、现态 的各种取 值相对应。Moore型时序电路的状态转换表如表5-2所示，其中输出信号Z的取 值仅与现态 的取值有关，与输入信号 无关。 1 1 Q Q / Z 1 0 n n + + X X1 0 Q Q1 0 Q Q1 0 X X1 0 00 01 11 10 00 01 11 10 00/0 01/1 00/0 10/0 01/1 01/1 00/0 11/1 00/0 11/1 00/0 11/1 10/1 11/1 00/0 10/1 X1 Q X0 1Q0 0 1 00 01 11 10 01 11 00 00 00 10 11 01 X Q1Q0 0 0 1 0 Z 1 1 Q Q /Z 1 0 n n + + 1 1 Q Q1 0 n n + + 00 01 11 10 00 01 11 10 00/0 01/1 00/0 10/0 01/1 01/1 00/0 11/1 00/0 11/1 00/0 11/1 10/1 11/1 00/0 10/1 X1 Q X0 1Q0 0 1 00 01 11 10 01 11 00 00 00 10 11 01 X Q1Q0 0 0 1 0 Z 1 1 Q Q /Z 1 0 n n + + 1 1 Q Q1 0 n n + + 表5-1 Mealy型时序电路状态转换表 表5-2 Moore型时序电路状态转换表
第5章时序逻辑电路 时序逻辑电路概述 3.状态转换图 ,状态转换图简称状态图，是以更加直观的图形形式来描述逻辑电路的逻辑 功能，包括状态转移规律以及与输入输出之间的关系，如图5.3所示。每个状 态用一个圆圈表示，箭头表示状态转换方向，并在箭头旁标明发生该转移时输 入变量的取值和输出变量的取值。通常将输入变量写在斜线的左边，输出变量 写在斜线的右边。 10 (000 0 010 0 01 /0 110+ 0 101 0 (100 图5.3时序逻辑电路的状态转换图 5.10
第5章 时序逻辑电路 5.10 时序逻辑电路概述 3. 状态转换图 状态转换图简称状态图，是以更加直观的图形形式来描述逻辑电路的逻辑 功能，包括状态转移规律以及与输入输出之间的关系，如图5.3所示。每个状 态用一个圆圈表示，箭头表示状态转换方向，并在箭头旁标明发生该转移时输 入变量的取值和输出变量的取值。通常将输入变量写在斜线的左边，输出变量 写在斜线的右边。 图5.3 时序逻辑电路的状态转换图