4.8触发器 4.R1各类基本触发器功能介绍 我把能够存储一位二进制数字信号的基木逻辑单元电路叫傲触发器。触发器应具 有两个稳定状态，用来表示逻辑1和逻辑0（或二进制数的1和0），在触发信号作用下， 两个稳定状态可以 相互转换或称团 转。当触发信号消 失后，电路能将新 建立的状态保存下 来。因比这种电路 又称为双稳态电 路。 根据触发器电 路结构的不同，可 》芝封图 b)逻细符号 以分为基本RS触发 图429基本RS触发器 器、同步S触发器、边沿触发器等。 根据触发器逻辑功能的不同，又可以分为RS触发器、D触发器、K触发器、T和 T'杜发器等。 1.基本RS触发器 基本RS触发器又称为RS锁存器，在各种触发搭中，它的结构最简单，但却是各种 复杂结构触发器的基本组成部分。 将两个与门G1、G的输入输出交叉反馈连接，即可构成是本5触发器，如图 429所示。它有两个输入端s、反和两个互补的输出端Q、。及，通常我们称触发器处 于某种状态，实际是指Q端的状态，这种如发器具有两种稳定状态：一种是Q一1、石一 0,称为触发器处于1状态或置位状态：另一种是 表4.10 苹本RS触发器状态表 Q=0、0一1，称为触发器处于0状态减复位状 态。针对5、丽的不同的输入状态，对应的输出 5 Q 1 1 保持 状态见表410所示。 保特 1 0 2.同步RS触发器 前面介绍的基本RS触发器的触发过程直接 0 0 由输入信号控制。而在实际应用中，常常要求触 0 不定 不定 发器在某一指定时刻按输入信号所决定的状态触发部转，这个时刻可由外加时钟球州简 称：CP)米决定。由时钟脉冲控制的触发誉称为同步触发（或称控触发器）： 同步RS触发器是同少触发器中最简单的一种，其逻辑图和迈辑符号如图40所小示. 图中G和G2组成基本RS触发器，G,和G:组成输入控制门电路。CP是时钟脉冲的的 入控制信号，Q和Q是互补输出城。 (1)当(CP-0时，G、G:J被封领。Q一Q:-1,此时R,S蹭的输入不起作用。 所以触发器保持原状态不变。 153
155 图 4.29 基本 RS 触发器 4.8 触发器 4.8.1 各类基本触发器功能介绍 我们把能够存储一位二进制数字信号的基本逻辑单元电路叫做触发器。触发器应具 有两个稳定状态，用来表示逻辑 1 和逻辑 0 (或二进制数的 1 和 0)，在触发信号作用下， 两个稳定状态可以 相互转换或称翻 转，当触发信号消 失后，电路能将新 建立的状态保存下 来。因此这种电路 又称为双稳态电 路。 根据触发器电 路结构的不同，可 以分为基本 RS 触发 器、同步 RS 触发器、边沿触发器等。 根据触发器逻辑功能的不同，又可以分为 RS 触发器、D 触发器、JK 触发器、T 和 T＇触发器等。 1．基本 RS 触发器 基本 RS 触发器又称为 RS 锁存器，在各种触发器中，它的结构最简单，但却是各种 复杂结构触发器的基本组成部分。 将两个与非门 G1、G2的输入和输出交叉反馈连接，即可构成基本 RS 触发器，如图 4.29 所示。它有两个输入端S 、R 和两个互补的输出端 Q、Q 及，通常我们称触发器处 于某种状态，实际是指 Q 端的状态。这种触发器具有两种稳定状态：一种是 Q＝1、Q ＝ 0， 称为触发器处于 1 状态或置位状态； 另一种是 Q＝0、Q ＝1，称为触发器处于 0 状态或复位状 态。针对S 、R 的不同的输入状态，对应的输出 状态见表 4.10 所示。 2．同步 RS 触发器 前面介绍的基本 RS 触发器的触发过程直接 由输入信号控制，而在实际应用中，常常要求触 发器在某一指定时刻按输入信号所决定的状态触发翻转， 这个时刻可由外加时钟脉冲(简 称 CP)来决定。由时钟脉冲控制的触发器称为同步触发器(或称钟控触发器)。 同步 RS 触发器是同步触发器中最简单的一种， 其逻辑图和逻辑符号如图 4.30 所示。 图中 Gl 和 G2组成基本 RS 触发器，G3和 G4组成输入控制门电路。CP 是时钟脉冲的输 入控制信号，Q 和Q 是互补输出端。 （1）当 CP＝0 时，G3、G4门被封锁，Q3＝Q4＝1，此时 R、S 端的输入不起作用， 所以触发器保持原状态不变。 表 4.10 基本 RS 触发器状态表 R S Q Q 1 1 保持 保持 1 0 1 0 0 1 0 1 0 0 不定 不定
(2)当CP一1即同步时钟脉冲上升沿到来时，G、G门解除封领状态，Q一5， Q4=R,触发器根据R、S蹭的输入状态来决定其输出状态。 表4.10 其本R3触发整状态表 R s Q CP 不定 0 0 0 不 0 0 保持 )更排闭 b6)歪辑养号 图430同步5触发器 在同步S触发器电路巾设置了专门的直接置位端多和直接复位端屁，即可不受 CP脉冲限制面对触发器进行置1或置0，故也称三和瓦分别为异步置位最和异步复位 瑞。一般用于工作之（上电时），在时钟脉神CP到来之前，顶先将触发器置成某一初始 状态。初始状态预置完年后，$，和R应处于高电平，触发器才能进入正常工作状态。 由上述分析可得，同步RS魅发器的状态转换特性表如表411所小 同步RS触发器只能在CP一1时触发翻转，与基本RS触发器相比，对翻转增加了 时间控制。但CP=1期间R、S的状态变化将会引起触发器状态相应变化，使触发器的 状念不能严格按时钟节拍而变化，从而失去同步的意义。由于这种工作方式在一个时 钟脉冲的作用下，可能引起触发器两次或多次翻转，产生所谓空相”现象，造成触发器 工作混乱，故在应用中受到一定 的限制。 3,边沿D触发器 边沿触发器是指能控制在 某一时CP的上升沿或下降沿) 进行甜转的触发器，从而防止了 触发器的空融，使其抗干扰能力 和工作可靠性符到较大提高。 RD CP S4 图431所示为边沿D触发 器的逻辑图和逻辑符号图。 电路由6个与非组成.G G2组成基木RS触发器，G一G 》更辑图 )逻拼膏号 组成控制导引门。为了防止触发 图43引边沿D触发器 156
156 （2）当 CP＝1 即同步时钟脉冲上升沿到来时，G3、G4门解除封锁状态，Q3＝S ， Q4＝ R ，触发器根据 R、S 端的输入状态来决定其输出状态。 在同步 RS 触发器电路中设置了专门的直接置位端Sd 和直接复位端 R d ，即可不受 CP 脉冲限制而对触发器进行置 1 或置 0，故也称Sd 和R d 分别为异步置位端和异步复位 端。一般用于工作之初(上电时)，在时钟脉冲 CP 到来之前，预先将触发器置成某一初始 状态。初始状态预置完毕后， d s 和 R d 应处于高电平，触发器才能进入正常工作状态。 由上述分析可得，同步 RS 触发器的状态转换特性表如表 4.11 所示。 同步 RS 触发器只能在 CP＝1 时触发翻转，与基本 RS 触发器相比，对翻转增加了 时间控制。但 CP＝1 期间 R、S 的状态变化将会引起触发器状态相应变化，使触发器的 状态不能严格按时钟节拍而变化，从而失去同步的意义。由于这种工作方式在一个时 钟脉冲的作用下，可能引起触发器两次或多次翻转，产生所谓空翻”现象，造成触发器 工作混乱，故在应用中受到一定 的限制。 3．边沿 D 触发器 边沿触发器是指能控制在 某一时刻(CP 的上升沿或下降沿) 进行翻转的触发器，从而防止了 触发器的空翻，使其抗干扰能力 和工作可靠性得到较大提高。 图 4.31 所示为边沿 D 触发 器的逻辑图和逻辑符号图。 电路由 6 个与非门组成，Gl、 G2组成基本 RS 触发器，G3～G6 组成控制导引门。为了防止触发 表 4.10 基本 RS 触发器状态表 R S Q CP 1 1 不定 1 1 0 0 1 0 1 不 1 0 0 保持 1 图 4.30 同步 RS 触发器 图 4.31 边沿 D 触发器
器的空翻，电路中引入了置1维持线①、置0维持线②，置0阻寒线③及置1阻塞线④。 瓦为异步复位端，三为并步置位嘴，D为数据信号)输入端。CP端无小国圈表示触发 器在CP上升沿触发（若有小圆图表示触发器在CP下降沿触发）。 仟细分析该电路可以得到以下结论： )当CP=0时，蚀发器的状态保持不变。 表4.12 D触发整状态表 CP 2)当C于上升沿到米时，若D=1,划触发器置为1 D Q 状态：若D一0，则牡发器置为0状态。 0 0 上升沿 因此，边器D触发器只有在CP的上升沿到米时刻才 核凰输入信号的状态进行础转，而在CP的其他任何时刻，触发器都保持状态不变。由 于它利用反锁脉神的维特阳塞作用来防止产生空甜现象。故又称之为维持阳塞触发器。 根据以上分析，可以归纳出边沿D触发搭在CP上升沿到米时的状念转换特性如表 412所示. 4,JK触发器 D触发器具有保持和翻转（计数）两种功能，K触发器与之相比，它具有两个触发 信号拍入编J和K,具有置0、置1、保持和翻转四种功能. 圈432为K触发器的逻辑符号，其中图a为CP上升沿触发的K触发器，图b为 CP下降沿舶发的K触发器。图中J,K为触发信号输入端，瓦为异步复位播。5三为异 步置位端，Q和。为互补输出端。下降沿K触发器的遂辑功能如表413所示。 表4.13 水触发器状志表 CP K 0 0 保特 0 下降沿 0 0 )上升沿触发型 )下降治触发型 球 图4边边沿K性发验 4.82集成触发器简介 双稳态触发器具有两个稳定的输出状态，是一种最 4001 I6中o 简单的时序逻辑电路，一个触发器可以存储一位二进制 0可2 19p4报 R日3 14p45 数。目前常用的果成触发器有RS、K、D等功能的集 1s04 CD4043 BONC 成器件， EN C5 2中35 2506 11p3n 1.架成RS触发器 2R日7 10D0 集成RS魅发器是将组成RS触发器的各个逻辑门 Vs 08 9口20 制作在一块芯片上，为了扩展其应用功能，有时还增知 图433CD4043引與图 157
157 器的空翻，电路中引入了置 1 维持线①、置 0 维持线②、置 0 阻塞线③及置 1 阻塞线④。 R d 为异步复位端，Sd 为异步置位端，D 为数据(信号)输入端。CP 端无小圆圈表示触发 器在 CP 上升沿触发(若有小圆圈表示触发器在 CP 下降沿触发)。 仔细分析该电路可以得到以下结论： 1) 当 CP＝0 时，触发器的状态保持不变。 2) 当 CP 上升沿到来时，若 D＝1，则触发器置为 1 状态；若 D＝0，则触发器置为 0 状态。 因此，边沿 D 触发器只有在 CP 的上升沿到来时刻才 按照输入信号的状态进行翻转，而在 CP 的其他任何时刻，触发器都保持状态不变。由 于它利用反馈脉冲的维持阻塞作用来防止产生空翻现象，故又称之为维持阻塞触发器。 根据以上分析，可以归纳出边沿 D 触发器在 CP 上升沿到来时的状态转换特性如表 4.12 所示。 4．JK 触发器 D 触发器具有保持和翻转（计数）两种功能，JK 触发器与之相比，它具有两个触发 信号输入端 J 和 K，具有置 0、置 1、保持和翻转四种功能。 图 4.32 为 JK 触发器的逻辑符号，其中图 a 为 CP 上升沿触发的 JK 触发器，图 b 为 CP 下降沿触发的 JK 触发器。图中 J、K 为触发信号输入端，R d 为异步复位端， d S 为异 步置位端，Q 和Q 为互补输出端。下降沿 JK 触发器的逻辑功能如表 4.13 所示。 4.8.2 集成触发器简介 双稳态触发器具有两个稳定的输出状态，是一种最 简单的时序逻辑电路。一个触发器可以存储一位二进制 数。目前常用的集成触发器有 RS、JK、D 等功能的集 成器件。 1．集成 RS 触发器 集成 RS 触发器是将组成 RS 触发器的各个逻辑门 制作在一块芯片上，为了扩展其应用功能，有时还增加 表 4.12 D 触发器状态表 CP D Q 0 0 上升沿 1 1 表 4.13 JK 触发器状态表 CP J K Q 0 0 保持 0 1 0 1 0 1 下降沿 1 1 翻转 图 4.33 图 4.32 边沿 JK 触发器
了 表4.4 CD的能表 数时到生高头 蓝止状态。所 列如图433所司 74C74 2 常用的集成D触发器有74HC74.7LS74.CD4013 边沿D触发器 、复 图43474H74的引脚周 474表 9 十一 ”②741574和C413的不同是“复位”和“置数”所要求的信号电平低不，它 门每片都包含两个独立的D触发，管脚列见图435(a、图4.35
158 了一些附加逻辑门，使其应用更加灵活方便。 CD4043 为三态 RS 锁存器，在其内部集成了 4 个 RS 触发器单元，每个触发器的输 出端均用 CMOS 传输门对输出状态施加控制，4 个传输门的工作状态由公用的使能(简称 EN)端控制。EN 为高电平有效，当 EN 为高电平时，传输门处于接通状态，触发器按基 本 RS 触发器工作；当 EN 为低电平时，传输门均处于 截止状态，所有触发器的输出处于高阻状态。其引脚排 列如图 4.33 所示，功能表如表 4.14 所示。 2．集成 D 触发器 常用的集成 D 触发器有 74HC74、74LS74、CD4013 等。 ①74HC74。它是内含两个上升沿 D 触发器的集成 边沿 D 触发器，触发器的置位端、复位端和时钟输入端 各自独立。 其引脚排列如图4.34所示， 其功能表如表4.15 所示。 ②74LS74 和 CD4013 的不同是“复位”和“置数”所要求的信号电平高低不同，它 们每片都包含两个独立的 D 触发器，管脚排列见图 4.35(a)、图 4.35(b)。 表 4.15 表 4.14 图 4.34
平出洲开 7454 0 CD413 (a) 图435常用D能发器言壮列图 。集成K发 用下降沿集成K触发器有74S76,74LS112、74L114 周4674HC2号1路排列 159
159 3．集成 JK 触发器 74HCll2 内含两个下降沿触发的 JK 触发器， 触发器的置 位端、复位端和时钟输入端各自独立，其引脚排列如图 4.36 所示。 常用下降沿集成JK触发器有74LS76、74LS112、74LS114 等，常用的集成上升沿 JK 触发器有 74LS109、CD4027 等。 它们都是在一片芯片内包含了两个相同且独立的JK触发器。 它们不仅包含 CP、J、K 信号输入端，而且还具有复位、置 位功能。 74LS74 CD4013 1Rd 1 7 14 8 1D 1CP 1Sd 1Q 1Q 1CP 1Sd 1Q GND 1Q 1Rd 1D Vss Vcc 2Rd 2D 2CP 2Sd 2Q 2Q Vcc 2Q 2Q 2CP 2Rd 2D 2Sd (a) (b) 1 7 14 8 图 4.35 常用 D 触发器管脚排列图 图 4.36