第四章集成逻操门电路习题 一、选择题 1,三老门输出高阻状态时，《 )是不正确的说法。 A用电压表测量指针不动B相当于悬空C电压不高不低D测量电阻带针不动 2门电路的平均传输延迟时间是()。 A tpd tPHL B tpd tPLH Ctpd-(tP◆tPum/2 D tpd=(tPlIL-tPLH)/2 3,与GT4000系列相对应的国际通用标准型号为(）。 AGCT74S肖特基扇列B.CT74S低功耗肖特基系列 CCT74L低功耗系列D.CT74高速系列 4.所请三极管工作在饱和状态，是指三极管()， A发射结正偏置，集电结反偏置 B发射结正偏置，集电结正偏置 C发射结反偏置，集电结正偏置 D发射结反偏置，集电结反偏置 3TL与非门的关门电平是Q,8N,开门电平是2W,当其输入低电平为0.W,输入高电 平为32型时，其低电平噪声容限为() A1.2wB1.2WC0.4W D1.5W 4.对与非门多余输入瑞的处理，不能将它们( A与有用输入瑞并联 B接地 C接高电平 D悬空 5输出端可直接连在一起实现“线与·爱辑功能的门电路是()。 A与非门B成非门 C三态门D0C门 6为实现数据传输的总线结构。要遗用( )门电路， A或非BOCC三老D与或丰 7.标准TTL电路的开门电阻3张0，一个3输入端与门的A端接一个电阻R到地， 要实现Y=C,则R的取植应()： A小于700B大于3就9C小于k0D可取任意值 二，判斯题 1,TTL与非门的多会输入端可以接周定高电平，(》 2.当TL与非门的输入瑞是空时相当于输入为逻辑1。() 3.普通的逻锢门电路的输出端不可以并联在一起，否则可能会橱坏器件。()
第四章 集成逻辑门电路习题 一、选择题 1. 三态门输出高阻状态时，( )是不正确的说法。 A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动 2. 门电路的平均传输延迟时间是（ ）。 A tpd = tPHL B tpd = tPLH C tpd=(tPHL + tPLH)/2 D tpd=(tPHL- tPLH)/2 3．与 CT4000 系列相对应的国际通用标准型号为( )。 A.CT74S 肖特基系列 B. CT74LS 低功耗肖特基系列 C.CT74L 低功耗系列 D. CT74H 高速系列 4. 所谓三极管工作在饱和状态，是指三极管( )。 A 发射结正偏置，集电结反偏置 B 发射结正偏置，集电结正偏置 C 发射结反偏置，集电结正偏置 D 发射结反偏置，集电结反偏置 3. TTL 与非门的关门电平是 0.8V，开门电平是 2V，当其输入低电平为 0.4V，输入高电 平为 3.2V 时，其低电平噪声容限为( ) A 1.2V B 1.2V C 0.4V D 1.5V 4. 对 TTL 与非门多余输入端的处理，不能将它们( )。 A 与有用输入端并联 B 接地 C 接高电平 D 悬空 5. 输出端可直接连在一起实现“线与’’逻辑功能的门电路是( )。 A 与非门 B 或非门 C 三态门 D OC 门 6. 为实现数据传输的总线结构，要选用( )门电路。 A 或非 B OC C 三态 D 与或非 7. 标准 TTL 电路的开门电阻 RON=3KΩ，一个 3 输入端与门的 A 端接一个电阻 R 到地, 要实现 Y=BC，则 R 的取值应( )。 A 小于 700 B 大于 3kΩ C 小于 3kΩ D 可取任意值 二、判断题 1．TTL 与非门的多余输入端可以接固定高电平。（ ） 2． 当 TTL 与非门的输入端悬空时相当于输入为逻辑 1。（ ） 3．普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（ ）
4.两输入幽四与非门器件71S00与700的逻朝功能完全相同。() 5.W06或非门与TL或非门的逐辑功能完金相同。《) 6.三态门的三种状态分别为：高电平、低电平、不高不低的电压。() T,TL集电极开路门输出为1时由外接电源和电阻提供输出电流。() 8.一般TTL门电路的输出端可以直接相连，实现线与。() 9.6G0门（漏极开落门）的输出瑞可以直接相连，实现线与。() 10.TTL0C门〔集电极开路门)的输出端可以直接相连，实现线与。() 三，填空题 1.TL与非门的关门电平为0,8群，开门电平为2四，当其输入低电平为0,4华，高电平为 3W时，其输入低电平煲声容限W=():输入高电平噪声容限为F《）。 2.一检TTL集成门电路的平均传输延迟时间比压集成门电路（小），功耗比5 门电路()， 3,对Q球S泛辑门，未使用的输入端应当按逻辑要求接《 而不允许()· 4.C6门电路的功托随着输入信号類率的增加而(》一 5.可用作多路数据分时传输的逻细门是()门. 6.三态门的输出可以出现()、(）、()三种状态， 7.用作线与逻辑的门只能是()门： 8.在T门电路中，输入精悬空在逻辑上等效于输入()电平。 9,标准TL门输出高电平奥型值是()优。低电平典型值是()优。 105种导出逐辑门是(）、（）、( ),《 (）. 11.3种基本逐辑门是()、()、()。 12正逻辑系统规定，高电平表示逻辑(）态：低电平表示逻辑()态。 13,TTL,WS电路的抗干扰能力是（强于(）。 14.单极型器件中有(》载流子导电：双极型器件中有()载流子导 电。 15.把两个0C门的输出端直接连在一起实现“与”亚辑关系的接法叫(） 四，计算分析题 1,电略如图P41所示，(1)分析输出与输入之间是什么逻辑关系？(2)估算输入0川-0.3 V和川=37Y时0的值。（图中的品体管均为硅管，W结导通压降取0,7V)
4．两输入端四与非门器件 74LS00 与 7400 的逻辑功能完全相同。（ ） 5．CMOS 或非门与 TTL 或非门的逻辑功能完全相同。（ ） 6．三态门的三种状态分别为：高电平、低电平、不高不低的电压。（ ） 7．TTL 集电极开路门输出为１时由外接电源和电阻提供输出电流。（ ） 8．一般 TTL 门电路的输出端可以直接相连，实现线与。（ ） 9．CMOS OD 门（漏极开路门）的输出端可以直接相连，实现线与。（ ） 10．TTL OC 门（集电极开路门）的输出端可以直接相连，实现线与。（ ） 三、填空题 1．TTL 与非门的关门电平为 0.8V，开门电平为 2V，当其输入低电平为 0.4V，高电平为 3.2V 时，其输入低电平噪声容限 UNL= ( ) ；输入高电平噪声容限为 UNH= ( ) 。 2．一般 TTL 集成门电路的平均传输延迟时间比 CMOS 集成门电路 ( 小 ) ，功耗比 CMOS 门电路 ( ) 。 3．对 CMOS 逻辑门，未使用的输入端应当按逻辑要求接 ( ) 或接 ( ) ， 而不允许 ( ) 。 4．CMOS 门电路的功耗随着输入信号频率的增加而 ( ) 。 5．可用作多路数据分时传输的逻辑门是 ( ) 门。 6．三态门的输出可以出现 ( ) 、 ( ) 、 ( ) 三种状态。 7．用作线与逻辑的门只能是 ( ) 门。 8．在 TTL 门电路中，输入端悬空在逻辑上等效于输入 ( ) 电平。 9．标准 TTL 门输出高电平典型值是 ( ) 伏，低电平典型值是 ( ) 伏。 10. 5 种导出逻辑门是 ( ) 、 ( ) 、 ( ) 、 ( ) 、 ( ) 。 11. 3 种基本逻辑门是 ( ) 、 ( ) 、 ( ) 。 12. 正逻辑系统规定，高电平表示逻辑 ( ) 态；低电平表示逻辑 ( ) 态。 13. TTL、CMOS 电路的抗干扰能力是 ( ) 强于 ( ) 。 14．单极型器件中有 ( ) 载流子导电；双极型器件中有 ( ) 载流子导 电。 15．把两个 OC 门的输出端直接连在一起实现“与”逻辑关系的接法叫 ( ) 四、计算分析题 1、电路如图 P4-1 所示，（1）分析输出与输入之间是什么逻辑关系？（2）估算输入 UI=0.3 V 和 UI=3.7 V 时 UO 的值。（图中的晶体管均为硅管，PN 结导通压降取 0.7V）
Vee459 o Uo D 以例 图P4-1 2、如图P4-2所示电路。己知与非门的0H=3.6V,0见=0,3V,10明=1mA,10L= -16nl: C=1k0,V0C■+10V,B■40。若要实现0■A·B,试确定电鬼B的取值范 围。 Vee■10W 图P4-2 3,根据图P4-3所示的0S电路功隆扩展，试分析、写出Y1一2的逐辑表达式。已知 电源电压0-1昨，二极管的正白导通压释为0.7V。 YDD DK (a) 6) 图P4-3 4、电路如图P4-4(a》所示，如在输入端的波形如图33036》所示，西出输出Y的波 形
图 P4-1 2、如图 P4-2 所示电路。已知与非门的 UOH = 3.6 V，UOL=0.3 V，IOH = 1mA，IOL = -16mA， RC =1 kΩ，VCC = +1 0 V，β = 40。若要实现 UO = A·B，试确定电阻 RB 的取值范 围。 图 P4-2 3、根据图 P4-3 所示的 CMOS 电路功能扩展，试分析、写出 Y1～Y2 的逻辑表达式。已知 电源电压 VDD=10V，二极管的正向导通压降为 0.7V。 (a) (b) 图 P4-3 4、TTL 电路如图 P4-4(a)所示，加在输入端的波形如图 3303(b)所示，画出输出 Y 的波 形
自，月 (a) 6) 图PM-4
(a) (b) 图 P4-4