第三章泥辑门电路习恩 选择题 L.三态门输出高阻状态时， 是不正确的说法。 A用电压表测量指针不动B相当于悬空C电压不高不低D测量电阻指针不动 2门电路的平均传输廷迟时阿是()， A tpd tPHL B tpd tPLH C tpd=(tPHL tPLH/2 D tpd-(tPHL-tPLH)/2 3.与CT4000系列相对应的国际通用标准型号为 LCT74S肖特基系列B.CT74L5低功耗肖特基系列 CCT74L低功耗系列D.CTT4班高速系列 4所谓三极管工作在悠和状态。是带三极管()。 A发射结正偏置，集电结反偏置 B发射结正偏置，集电结正偏置 C发射结反偏置，集电结正偏置 D发射结反偏置。集电结反偏置 3TL与非门的关门电平是Q8N,开门电平是2y,当其输入低电平为0.4W,输入高电 平为32型时，其低电平噪声容限为() A 1.2V B 1.2V C 0.4V D 1.5Y 4对Π与非门多余输入端的处理，不能将它们(). A与有用输入端并联 B接地 C接高电平 D是空 及输出端可直接连在一起实现“线与”'亚辑功能的门电路是()。 A与门B或非门 C三态门Dc门 (为实现数据输的总线结构。要选用( )门电路。 A成非BOCC三老D与或 7.标准TTL电路的开门电阻W-3球0，一个3输入端与门的A端接一个电阳聚到地， 要实现Y-C,则置的取值应(). A小于700B大于3款0 C小于3张0D可取任意值 二、判断题 1.L与非门的多余输入端可以接图定高电平。《) 2,当TL与非门的输入端是空时相当于输入为逻辑1。()
第三章 逻辑门电路习题 选择题 1. 三态门输出高阻状态时， 是不正确的说法。 A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动 2. 门电路的平均传输延迟时间是（ ）。 A tpd = tPHL B tpd = tPLH C tpd=(tPHL + tPLH)/2 D tpd=(tPHL- tPLH)/2 3．与 CT4000 系列相对应的国际通用标准型号为 。 A.CT74S 肖特基系列 B. CT74LS 低功耗肖特基系列 C.CT74L 低功耗系列 D. CT74H 高速系列 4. 所谓三极管工作在饱和状态，是指三极管( )。 A 发射结正偏置，集电结反偏置 B 发射结正偏置，集电结正偏置 C 发射结反偏置，集电结正偏置 D 发射结反偏置，集电结反偏置 3. TTL 与非门的关门电平是 0.8V，开门电平是 2V，当其输入低电平为 0.4V，输入高电 平为 3.2V 时，其低电平噪声容限为( ) A 1.2V B 1.2V C 0.4V D 1.5V 4. 对 TTL 与非门多余输入端的处理，不能将它们( )。 A 与有用输入端并联 B 接地 C 接高电平 D 悬空 5. 输出端可直接连在一起实现“线与’’逻辑功能的门电路是( )。 A 与非门 B 或非门 C 三态门 D OC 门 6. 为实现数据传输的总线结构，要选用( )门电路。 A 或非 B OC C 三态 D 与或非 7. 标准 TTL 电路的开门电阻 RON=3KΩ，一个 3 输入端与门的 A 端接一个电阻 R 到地， 要实现 Y=BC，则 R 的取值应( )。 A 小于 700 B 大于 3kΩ C 小于 3kΩ D 可取任意值 二、判断题 1．TTL 与非门的多余输入端可以接固定高电平。（ ） 2． 当 TTL 与非门的输入端悬空时相当于输入为逻辑 1。（ ）
3,普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。(》 4.两输入端四与非门器件741S00与7400的逻锢功能完全相同。() 5,05或非门与TL成非门的逻辑功能完全相同。() 6。三态门的三种状态分别为：高电平、低电平、不高不低的电压。〔) 7,TTL集电极开路门输出为1时由外接电源和电阻提供输出电流。() 8.一般TTL门电路的输出精可以直接相连，实现线与。() 9,06闻门（漏极开路门）的输出端可以直接相连，实现线与。() 10.TL0C门（集电极开路门）的输出端可以直接相连，实现线与。《) 三、填空题 1.T.与非门的关门电平为0.8群，开门电平为2T,当其输入低电平为0.作，高电平为 32W时，其输入低电平堤声容限N1=():输入高电平噪声容限为(）· 2,一般TTL集成门电路的平均传输延迟时间比6集成门电路（小），功耗比5 门电路()。 3.对Q球5逐辑门，未使用的输入端应当按逻拥要求接《 ）或接()， 而不允许()· 4,6门电路的功耗随着输入信号類率的增加而〔）。 5.可用作多路数据分时传输的逻辑门是()门： 6。三老门的输出可以出现()、(）、()三种状态， 7,用作线与逻辑的门只能是()门。 8.在TL门电路中，输入瑞是空在逻辑上等效于输入()电平。 9.标准TTL门输出高电平奥型值是()伏，低电平典型值是()伏。 105种导出逻辑门是(）、(）、( (）。 1山.3种基本逻辑门是（)，(）、()。 12正逐辑系统规定，高电平表示逻细(》态：低电平表示逐辑()态 13TTL,CS电路的抗干扰能力是(）强于《）。 14.单极型器件中有(》载流子导电：双极型器件中有()载流子导 电。 15.把两个0C门的输出端直接连在一起实现“与”逐辑关系的接法叫(） 四、计算分析恩 1、电路如图P3-1所示，(1)分析输出与输入之间是什么逻细关系？《2)估算输入-0.3 V和1-37Y时0的值。（图中的品体管均为陆管，W结导通压降取0.7V)
3．普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（ ） 4．两输入端四与非门器件 74LS00 与 7400 的逻辑功能完全相同。（ ） 5．CMOS 或非门与 TTL 或非门的逻辑功能完全相同。（ ） 6．三态门的三种状态分别为：高电平、低电平、不高不低的电压。（ ） 7．TTL 集电极开路门输出为１时由外接电源和电阻提供输出电流。（ ） 8．一般 TTL 门电路的输出端可以直接相连，实现线与。（ ） 9．CMOS OD 门（漏极开路门）的输出端可以直接相连，实现线与。（ ） 10．TTL OC 门（集电极开路门）的输出端可以直接相连，实现线与。（ ） 三、填空题 1．TTL 与非门的关门电平为 0.8V，开门电平为 2V，当其输入低电平为 0.4V，高电平为 3.2V 时，其输入低电平噪声容限 UNL= ( ) ；输入高电平噪声容限为 UNH= ( ) 。 2．一般 TTL 集成门电路的平均传输延迟时间比 CMOS 集成门电路 ( 小 ) ，功耗比 CMOS 门电路 ( ) 。 3．对 CMOS 逻辑门，未使用的输入端应当按逻辑要求接 ( ) 或接 ( ) ， 而不允许 ( ) 。 4．CMOS 门电路的功耗随着输入信号频率的增加而 ( ) 。 5．可用作多路数据分时传输的逻辑门是 ( ) 门。 6．三态门的输出可以出现 ( ) 、 ( ) 、 ( ) 三种状态。 7．用作线与逻辑的门只能是 ( ) 门。 8．在 TTL 门电路中，输入端悬空在逻辑上等效于输入 ( ) 电平。 9．标准 TTL 门输出高电平典型值是 ( ) 伏，低电平典型值是 ( ) 伏。 10. 5 种导出逻辑门是 ( ) 、 ( ) 、 ( ) 、 ( ) 、 ( ) 。 11. 3 种基本逻辑门是 ( ) 、 ( ) 、 ( ) 。 12. 正逻辑系统规定，高电平表示逻辑 ( ) 态；低电平表示逻辑 ( ) 态。 13. TTL、CMOS 电路的抗干扰能力是 ( ) 强于 ( ) 。 14．单极型器件中有 ( ) 载流子导电；双极型器件中有 ( ) 载流子导 电。 15．把两个 OC 门的输出端直接连在一起实现“与”逻辑关系的接法叫 ( ) 四、计算分析题 1、电路如图 P3-1 所示，（1）分析输出与输入之间是什么逻辑关系？（2）估算输入 UI=0.3 V 和 UI=3.7 V 时 UO 的值。（图中的晶体管均为硅管，PN 结导通压降取 0.7V）
VeemSV D2 D3 。好 以以 -0 图3-1 2、如图P3-2所示电路。已知与门的0H=3.6V,00.3V,10研·1A,10L■ -16l,=1k0,C=+】0V,B=40。若要实现0=A·B,试确定电阻B的取值 范围。 9 图P3-2 3、根据图P3-3所示的OS电路功旋扩展，试分析、写出Y1一2的逻辑表达式。已知 电源电压 =10N,二极管的正向导通压降为0.7V, 物D D好 B 0* (a) b 图P3-3
图 P3-1 2、如图 P3-2 所示电路。已知与非门的 UOH = 3.6 V，UOL=0.3 V，IOH = 1mA，IOL = -16mA，RC =1 kΩ，VCC = +1 0 V，β = 40。若要实现 UO = A·B，试确定电阻 RB 的取值 范围。 图 P3-2 3、根据图 P3-3 所示的 CMOS 电路功能扩展，试分析、写出 Y1～Y2 的逻辑表达式。已知 电源电压 VDD=10V，二极管的正向导通压降为 0.7V。 (a) (b) 图 P3-3
4,TTL电路如图P3-4()所示，加在输入瑞的该形如图P3-46)所示，面出输出Y的 波形。 , a 6)图P3-4
4、TTL 电路如图 P3-4(a)所示，加在输入端的波形如图 P3-4 (b)所示，画出输出 Y 的 波形。 (a) (b)图 P3-4