第1章FPGA和CPLD器件结构 课程讲义 肥工业大学彭良清
第1章 FPGA和CPLD器件结构 课程讲义 合肥工业大学 彭良清
本章内容(一) 1.PLD期间的发展历程 2.PLD器件的基本结构 3.基于存储器的PLD器件原理 4.PLA和PAL器件原理 5.GAL器件原理 6.CPLD器件原理 7.FPGA原理 更多
本章内容（一） 1. PLD期间的发展历程 2. PLD器件的基本结构 3. 基于存储器的PLD器件原理 4. PLA和PAL器件原理 5. GAL器件原理 6. CPLD器件原理 7. FPGA原理 ❖ 更多······
本章内容(续一) 7. Altera公司的PLD器件综述 8.Xix公司的PD器件综述 9. Lattice公司的PLD器件综述 10.PLD器件的配置与编程 11.PLD器件中的JTAG技术和SP技术
本章内容（续一） 7. Altera公司的PLD器件综述 8. Xilinx公司的PLD器件综述 9. Lattice公司的PLD器件综述 10. PLD器件的配置与编程 11. PLD器件中的JTAG技术和ISP技术
PLD期间的发展历程 1970,PROM, EPROM, EEPROM结构的PLD .o 1974, PLA( Programmable Logic Array . 1977, PAL Programmable Array Logic )MMMI 公司,PAL16L8 1985GAL( Generic Array Logic) Lattice公司 GAL16V8 GAL20V8 冷1985,EPLD( Eraable PLD)Altera公司 . 1985, FPGA Field Progamable Gate Array Xix公司 冷1989,CPLD(Cmp/ eX PLD) Lattice公司
PLD期间的发展历程 ❖ 1970，PROM,EPROM,EEPROM结构的PLD ❖ 1974，PLA ( Programmable Logic Array ) ❖ 1977，PAL ( Programmable Array Logic ) MMI 公司，PAL16L8 ❖ 1985 GAL ( Generic Array Logic ) Lattice公司 GAL16V8,GAL20V8 ❖ 1985，EPLD ( Eraable PLD)Altera公司 ❖ 1985，FPGA （ Field Progamable Gate Array） Xilinx公司 ❖ 1989，CPLD （Complex PLD）Lattice公司
PLD器件的基本结构 输入 输入 输出 输 缓冲 阵 缓冲 电路 或阵列 电路 逻可编程
PLD器件的基本结构 逻辑可编程
基于存储器的PLD器件原理 地址 存储单元 F 「译码器 阵列 n m-1 PROM的基本结构 地址位宽度:n 数据位宽度:m
基于存储器的PLD器件原理 PROM的基本结构 地址位宽度：n 数据位宽度：m
PROM中的地址译码器是完成PRoM存储阵列的 的选择,其逻辑函数是: A A1A PROM的 W1=An-1…A14 逻辑函数 W A A, A 可编程 地址 储单元→F 器m:| 不可编程 FG=Mp21.021+…+M10W1+M00W F1=Mn=1HD21+…+M11+Mo1 m=M W,++M W,+M., 其中p=2",而Mp1m1是存储单元阵列第m-1列-1行单元的值
PROM 的 逻辑函数 不可编程 可编程
PR○M可编程逻辑阵列 与阵列 (不可 或阵列 编程)|m,: (可编程): FFF 我们现在来看一个 24X的PROM的电路结构
PROM可编程逻辑阵列 我们现在来看一个 4X2的PROM的电路结构
4X2PROM的逻辑阵列图 或阵列 (可编程) 连接符 A, At Ao Ao 与阵列(固定) 末连接 固定连接可编程连接
4X2 PROM的逻辑阵列图 连接符号
用PROM实现半加器 这些存储单元的值? Ao S=AA 或阵列 (可编程 C=A0·A1 00 半加器逻辑表达式 01 01 10 F0=4041+4041 F1=4140 A, A1 Ao Ao 与阵列(固定) 丫F1丫F
用PROM实现半加器 0 0 0 1 0 1 1 0 这些存储单元的值？ 半加器逻辑表达式