麻省理工学院试卷习题习题集（8）_Microelectronic Devices and Circuits（微电子元件与电路）.pdf_大学文库

麻省理工学院电气工程与计算机科学系 6.012 微电子器件与电路 2003.10.24 下发 2003.11.31 上交阅读： 15 讲（03.10.26） 15 章（15.1 15.2） 16 讲（03.10.28） 15 章（15.2.4） 17 讲（03.10.30） 11 章（11.1 11.2） 18 讲（03.11.4） 11 章（11.3 至结束） 19 讲（03.11.6） 12 章（12.1 12.2）考试时间为 11 月 5 日周三晚上 7：309：30，10250 房间，闭卷。内容包括 BJT 的应用和大信号模型；MOS 电容器，MOSFET 的应用和大信号模型；MOSFET 反相器；考试中不会出现网络实验和 HSPICE 的问题。问题 1（a）做课本 15.8 中的问题，只做 b 部分中的情况（也就是说不做 0.75V 的情况）。α=1。同样在 b 部分，考虑到为了把问题讲清楚，于是我们减小阈值电压。这个可能说不太清楚。事实上也可以找到很多好的理由让阈值电压变大。给出论点，特别是在 c 部分，如果在使用过程中电压 VT 出现0.1V 的不确定的意外波动，讨论如何安全的确定 VT 的大小。 (b)做课本 15.7 中的问题。问题 2做课本 10.1 中问题，使用（如问题中详细描述的那样，而不是）问题 3这个问题是处理由 CMOS 构成的反相器，应用过程中使用最小的门信号宽度和沟道宽度分别为 Lmin 和Wmin 。为了实现对称转换的目的并将门电路延迟降低到最小，反相器被设计成，，。所有反相器都有最小化的门信号宽度，即并且 P 沟道器件的宽度是 N 沟道器件的 2 倍即，因为空穴和电子在沟道中的移动。最小的反相器有和，并且我们将称相应可 K 值为 Kmin 。上图所示的是一个最小化的反相器。当仅有一个逻辑输出的时候，这个最小化的反相器的门电路延迟为 100ps。我们称这个门电路延迟为最小门电路延迟。（a）最小化反相器有一级输出时最小延迟时间是，当他被连接到四级延迟电路的时候

门电路延迟时间是多少了 (b)设银集成电芯片上的一些最小化反相器被错误的没计成了-，-W血。确定对这些反相图的门电路延迟时间有什么影响并且计算它们的门电路延迟时间。 (c) 反相器通过导线髦动其它芯片须提供更大的电流，因为这些芯片比起单纯的在同一芯片上的其它反相器有更大的电药容量。我们称之为输出反相器。设想在当前的一块苍片上。输出反相器的OSFET管上必演有1O0倍于K,的K值。 (1) 在输出反相墨中，器件的用，和用。是多少？ (11) 根据最小化反相器的输入容量这输出级的输入容量是多少，你称螺一个为C? (111) 知果最小化反相图负最为单一输出反相级，负载容量为上面C部分()所描述的，那么门电路延迟时间为多少？ ()考感在最小化反相器与输出反相器之间装入一个K一10K反相级。 (1) 画出这三个反相器的示意性电路阁，。并在每个元件旁边标出门宽。 (11) 在这个电路中第一级K。,和第二级10K的门电路延迟时间D是多少7 (11) 通过R和10K。两级以后的总延迟时间是多少，并且与你在C部分(D 中所敏的答进行对比的结果如何？ CIV 知果在输出级之前有一个中间级很好，那么有两个中间级会不会更好？有个《n2)呢？是否存在最佳的n值？问题+-这个月题是利用小信号模型米分析误木第三部分形151Ⅱ(》中m-MOS反相器的坡度迁移特性。使用这个图形说明中所描述的三极管，其附加信息为 k=01V'Na=10M,n-0l. ())画出这个反相器的小信号线性等价电路，它对于两个反相器的工作点都处于区域四即饱和状态的情况准确的，（记住电源电压V=为0V即接地。》 i)当Vs·Vor·Vm-3y时，估计电压增益AevW。=aal) 《这不是精确的V,值，但是在本练习中可以近似使用这个值，》 (6)在传饶的集成电路制作过程中，不可能将这个电路中Q,的材底与其潭级相连。但在一些现代工艺制作工程中却是可以办到这一点的。如果Q,的村底被连接到它的面级，当时，这个电路的电压增益是多少？（这在计算上等价于Q:的例=0.） (题5-这个间题是关于CMOS反相器的迁移特性的，见图15.12a(与同愿1中的相同)。 (a》手工计算并且绘制Kp·m“2刀5A2 and Kn-Cm=0μAN La-p-15n%。-n-3pmY-,Vp=1V.情况下迁移特性的草图. (b)使用HSPICE计算同一门电路的迁移特性，l是其器件带宽有所变化：

门电路延迟时间是多少？（b）设想集成电芯片上的一些最小化反相器被错误的设计成了。确定对这些反相器的门电路延迟时间有什么影响并且计算它们的门电路延迟时间。（c）反相器通过导线驱动其它芯片必须提供更大的电流，因为这些芯片比起单纯的在同一芯片上的其它反相器有更大的电荷容量。我们称之为输出反相器。设想在当前的一块芯片上，输出反相器的 MOSFET 管上必须有 100 倍于 Kmin 的 K 值。（I）在输出反相器中，器件的Wn 和Wp 是多少？（II）根据最小化反相器的输入容量这些输出级的输入容量是多少，你称哪一个为C min ？（III）如果最小化反相器负载为单一输出反相级，负载容量为上面 C 部分（II）所描述的，那么门电路延迟时间为多少？（d）考虑在最小化反相器与输出反相器之间装入一个 K=10 Kmin 反相级。（I）画出这三个反相器的示意性电路图，并在每个元件旁边标出门宽。（II）在这个电路中第一级 Kmin 和第二级 10 Kmin 的门电路延迟时间是多少？（III）通过 Kmin 和 10 Kmin 两级以后的总延迟时间是多少，并且与你在C 部分（III）中所做的答进行对比的结果如何？（IV）如果在输出级之前有一个中间级很好，那么有两个中间级会不会更好？有 n 个（n>2）呢？是否存在最佳的 n 值？问题 4这个问题是利用小信号模型来分析课本第三部分图形 15.11（a）中 nMOS 反相器的坡度迁移特性。使用这个图形说明中所描述的三极管，其附加信息为，。（a）i) 画出这个反相器的小信号线性等价电路，它对于两个反相器的工作点都处于区域 III 即饱和状态的情况准确的。（记住电源电压为 0V 即接地。） ii)当 =3v 时，估计电压增益（这不是精确的值，但是在本练习中可以近似使用这个值。）（b）在传统的集成电路制作过程中，不可能将这个电路中 QL 的衬底与其源级相连，但在一些现代工艺制作工程中却是可以办到这一点的。如果 QL 的衬底被连接到它的源级，当时，这个电路的电压增益是多少？（这在计算上等价于QL 的。）问题 5这个问题是关于 CMOS 反相器的迁移特性的，见图 15.12a（与问题 1 中的相同）。（a）手工计算并且绘制情况下迁移特性的草图。（b）使用 HSPICE 计算同一门电路的迁移特性，但是其器件带宽有所变化：

W/W。=0m/3m.30p/.3pAμ3p/1印和/24p (©》当WW改变时，将你看到的迁移特性的变化进行标注。何题6这个问题有两留分：一是处理双极性三极管：二是处理双MOSFET品体管。将其税为对考试2的复习。 (a) 考地两个叩阳硅双极性三极管A和B。这两个器件除了基区党度以外的所有尺寸和携杂水平都是相月的。A的基区党度是B的二倍。 (D) 哪一个三极管具有更大的直流电流增益叶？解释你的答案并且估计两个向的比率。 (i 在共射领连接条件下，爆一个三极管的饱和电流5更大？解释你的答案并且估计两个5的比率， (ii) 两个三极管的基极集电极结反向偏置，基极集电极结电压V相同，那么爆个三极管有最大的小信号基极集电极结电容？解释你的蓉案并且结计两个电容的比率。 (iv) 两个三极管有相同的静态偏置电流心，爆个具有最大的小信号跨导m？解释你的答案并且估计两个跨导m的比米。 (v) 两个三极管有相问的静态偏置电流心，哪个具有最大的小信号输入阳抗？解释你的答案。并且估计两个的比率。 (vi) 球个三极管具有更大的先电压V?解释你的答案。 (b)考电一个n沟道硅MOSFET管和一个p构道MOSFET管，除了其中一个的门信号宽度是另一个的二倍以外，在所有的量钢和疹杂水平量级上有事些相同的地方。在大信号特性中K参数也是相同的。K参数棱定文为N1mLd.】 (1) 你否组爆个三极管有更大的门信号宽度，为什么？ (i) 在这些三极管中，电子和空穴移动的比半是多少？（即在n沟道MOSFET 的沟道中移动的电子和p沟道MOSF正T的陶道中的空穴的比米是多少)解释。 (i) 在饱和状态下，煤个三极管有更大的小信号衡源电容Cg? (iv) 在饱和状态下，爆个三极管有更大的小信号衡漏电容C? (w) 两个三极管都处于悠和偏置状态，所以他们有相同量领的漏电流中。哪个三极管有最大信号跨导，解释保的答案，评售两个跨导的比率。 (vi) 爆个三授管有更大的厄利电压VA?解释你的答案

和。（c）当改变时，将你看到的迁移特性的变化进行标注。问题 6这个问题有两部分：一是处理双极性三极管；二是处理双 MOSFET 晶体管。将其视为对考试 2 的复习。（a）考虑两个 npn 硅双极性三极管 A 和 B。这两个器件除了基区宽度以外的所有尺寸和掺杂水平都是相同的，A 的基区宽度是 B 的二倍。（i）哪一个三极管具有更大的直流电流增益？解释你的答案并且估计两个的比率。（ii）在共射级连接条件下，哪一个三极管的饱和电流更大？解释你的答案并且估计两个的比率。（iii）两个三极管的基极集电极结反向偏置，基极集电极结电压相同，那么哪个三极管有最大的小信号基极集电极结电容？解释你的答案并且估计两个电容的比率。（iv）两个三极管有相同的静态偏置电流，哪个具有最大的小信号跨导？解释你的答案并且估计两个跨导的比率。（v）两个三极管有相同的静态偏置电流，哪个具有最大的小信号输入阻抗？解释你的答案，并且估计两个的比率。（vi）哪个三极管具有更大的先电压？解释你的答案。（b）考虑一个 n 沟道硅 MOSFET 管和一个 p 沟道 MOSFET 管，除了其中一个的门信号宽度是另一个的二倍以外，在所有的量纲和掺杂水平量级上有哪些相同的地方。在大信号特性中 K 参数也是相同的。[K 参数被定义为。] （i）你希望哪个三极管有更大的门信号宽度，为什么？（ii）在这些三极管中，电子和空穴移动的比率是多少？（即在 n 沟道 MOSFET 的沟道中移动的电子和 p 沟道 MOSFET 的沟道中的空穴的比率是多少）解释。（iii）在饱和状态下，哪个三极管有更大的小信号栅源电容？（iv）在饱和状态下，哪个三极管有更大的小信号栅漏电容？（v）两个三极管都处于饱和偏置状态，所以他们有相同量级的漏电流。哪个三极管有最大信号跨导，解释你的答案，评估两个跨导的比率。（vi）哪个三极管有更大的厄利电压？解释你的答案

麻省理工学院 试卷习题 习题集（8）_Microelectronic Devices and Circuits（微电子元件与电路）

麻省理工学院试卷习题习题集（8）_Microelectronic Devices and Circuits（微电子元件与电路）