第2章TMS320C54x的硬件结构及原理 TMS320C54x系列DSP是一种低功耗、高 性能的16位定点芯片 > 采用改进型哈佛总线结构，具有性能强大的 CPU内核、内部多总线结构、硬件重复机制及 两套独立的地址产生器为组成6级流水线和并 行操作提供了硬件平台 > 它提供多种寻址模式和功能丰富的指令集，满 足了高速、实时的数字信号处理的需要 它丰富的片内外设资源及方便的外部扩展能力， 为芯片的嵌入式应用奠定了基础
第2章 TMS320C54x的硬件结构及原理 TMS320C54x系列DSP是一种低功耗、高 性能的16位定点芯片 ➢ 采用改进型哈佛总线结构，具有性能强大的 CPU内核、内部多总线结构、硬件重复机制及 两套独立的地址产生器为组成6级流水线和并 行操作提供了硬件平台 ➢ 它提供多种寻址模式和功能丰富的指令集，满 足了高速、实时的数字信号处理的需要 ➢ 它丰富的片内外设资源及方便的外部扩展能力， 为芯片的嵌入式应用奠定了基础 1
第2章TMS320C54x的硬件结构及原理 本章介绍 目录 内部硬件资源： 2.1芯片内部结构及特点 多总线结构 2.2C54x的内部多总线结构 CPU内核 2.3C54x的中央处理单元(CPU) 2.4C54x的存储器结构 存储器映像 2.5复位操作及省电方式 系统控制 2.6中断系统 中断系统 2.7流水线 引脚功能等 2.8引脚及其功能 2
第2章 TMS320C54x的硬件结构及原理 本章介绍 内部硬件资源 : 多总线结构 CPU内核 存储器映像 系统控制 中断系统 引脚功能等 2 2.1 芯片内部结构及特点 2.2 C54x的内部多总线结构 2.3 C54x的中央处理单元(CPU) 2.4 C54x的存储器结构 2.5 复位操作及省电方式 2.6 中断系统 2.7 流水线 2.8 引脚及其功能 目录
参考文献 http://www.ti.com/: >1.TMS320C54x DSP Reference Set Volume 1: CPU and Peripherals_spru131g.pdf 2.TMS320C54x DSP Reference Set Volume 2: Mnemonic Instruction Set_spru172c.pd. 3.TMS320VC5402A Fixed-Point Digital Signal Processor Data Manual-SPRS015F-October 2008.pdf 3
http://www.ti.com/: ➢ 1. TMS320C54x DSP Reference Set_ Volume 1: CPU and Peripherals _spru131g.pdf ◆ 2. TMS320C54x DSP Reference Set_Volume 2: Mnemonic Instruction Set_spru172c.pd. ◆ 3. TMS320VC5402A Fixed-Point Digital Signal Processor Data Manual-SPRS015F- October 2008.pdf 参考文献 3
第2章TMS320C54x的硬件结构及原理 2.1芯片内部结构及特点 ①8套16位地址总线和数据总线 EMIF(External Memory Interface) ④片外扩展存储空间 1套片内外设总线 程序/数据ROM 程序/数据RAM 16K字 16K-128K字 JTAG测试/仿真 控制 程序/数据总线 ⑤ 通用数字I/0口 GPIO MAC ALU DMA 8/16位主机接▣ 17×17乘法器 40-日it ALU HPI 通道0 2 40-Bit加法器 CSSU 通道1 RND,SAT EXP编码器 通道2 外设总线 定时器 多缓冲串行同步口 移位器 界加器 MeBSP 通道3 40位桶形移位器 40-Bit ACC A 多缓冲串行同步口 通道4 MeBSP (-16,31) 40-Bit ACC B 寻址单元 通道5 多缓冲串行同步口 MeBSP 8个辅助寄存器AR0-AR7 ⑥灵活寻此 PLL时钟发生器 2个寻址运算单元 ⑦1 电源管理 软件等待发生器 低耗 TMS320C54x系列DSP结构框图
第2章 TMS320C54x的硬件结构及原理 2.1 芯片内部结构及特点 ① ⑥灵活寻址 ② ③ ⑤ ⑤ ④片外扩展存储空间 ⑦ ① 8套16位地址总线和数据总线 1套片内外设总线 低功耗 EMIF(External Memory Interface) 4 TMS320C54x系列DSP结构框图
第2章TMS320C54x的硬件结构及原理 2.1芯片内部结构及特点 ①多总线的哈佛结构 >8套16位的地址总线和数据总线： PAB,PB,DAB,DB,CAB,CB,EAB,EB 实现CPU与片内存储器的数据交换。 >1套片内外设总线 通过6通道的直接存储器访问(DMA)可以 实现与片内外设的数据传送。 山东大学生物医学工程刘忠国 5
2.1 芯片内部结构及特点 ① 多总线的哈佛结构 ➢ 8套16位的地址总线和数据总线： PAB, PB, DAB, DB, CAB, CB, EAB, EB ➢ 1套片内外设总线 实现CPU与片内存储器的数据交换。 通过6通道的直接存储器访问(DMA)可以 实现与片内外设的数据传送。 5 第2章 TMS320C54x的硬件结构及原理 山东大学生物医学工程刘忠国
21芯片内部结构及特点 ② CPU内核 >1个算术逻辑运算单元(ALU) 可进行40位 宽数据范围 >2个40位的累加器(ACCA、ACCB) 的算数运算 >1个40位的桶形移位器，为定点定标操作提供了基础 >1个乘-累加单元(MAC)(17×17位+40位加法) >1个比较、选择、存储单元(CSSU)用于维特比算法 >1个硬件指数编码器，计算累加器数值冗余指数位 >2个地址生成器：包括两个辅助寄存器算术运算单元 ARAU0、ARAU1和AR0~AR7,为在单周期内进行两 次存储器访问提供硬件支持。 6
② CPU内核 ➢ 1个算术逻辑运算单元(ALU) ➢ 2个40位的累加器(ACCA、ACCB) ➢ 1个40位的桶形移位器，为定点定标操作提供了基础 ➢ 1个乘-累加单元(MAC) (17×17位+40位加法) ➢ 1个比较、选择、存储单元(CSSU)用于维特比算法 ➢ 1个硬件指数编码器，计算累加器数值冗余指数位 ➢ 2个地址生成器:包括两个辅助寄存器算术运算单元 ARAU0、ARAU1和AR0~ AR7，为在单周期内进行两 次存储器访问提供硬件支持。 6 可进行40位 宽数据范围 的算数运算 2.1 芯片内部结构及特点
2.1芯片内部结构及特点 ③片内存储空间：集成ROM,RAM;RAM又分为： >双口DARAM:单周期内可进行一次读和一次写操作 >单口SARAM:单周期内只能进行一次读/写访问 ④片外可扩展的最大存储空间 >64千字~8兆字的程序存储器 >64千字的数据存储器 >64千字的/O空间
③片内存储空间：集成ROM, RAM；RAM又分为： ➢双口DARAM：单周期内可进行一次读和一次写操作 ➢单口SARAM：单周期内只能进行一次读/写访问 ④片外可扩展的最大存储空间 ➢64千字~8兆字的程序存储器 ➢64千字的数据存储器 ➢64千字的I/O空间 7 2.1 芯片内部结构及特点
2.1芯片内部结构及特点 ⑤片内外设 >时钟发生器 >可编程定时器 >多缓冲串行口(McBSP) >并行主机接口(HPI) >DMA控制器 >软件可编程等待状态发生器 >可编程分区转换逻辑电路 >通用数字/O口(GPIO) >片内仿真接口JTAG 8
⑤ 片内外设 ➢时钟发生器 ➢可编程定时器 ➢多缓冲串行口(McBSP) ➢并行主机接口(HPI) ➢DMA控制器 ➢软件可编程等待状态发生器 ➢可编程分区转换逻辑电路 ➢通用数字I/O口(GPIO) ➢片内仿真接口JTAG 8 2.1 芯片内部结构及特点
2.1芯片内部结构及特点 ⑥灵活寻址方式与适于信号处理的指令系统 >硬件重复机制：支持单指令重复和块指令重复 >各种操作类型的指令：32位操作数，2(3)操作数，并行存储 和并行加载的算术指令，条件存储及中断快速返回指令等。 >位倒序寻址方式 为信号处理的典型应用(FF工，数字 >循环寻址方式 滤波器，卷积，相关等)提供便利 ⑦低功耗工作 >节电模式-DLEI、IDLE2和IDLE3 >1.8V(VC5402),1.6V(NC5402A),1.5V内核供电 和3.3V/O口供电（参照P328一P333电源电路设计） 9
⑥灵活寻址方式与适于信号处理的指令系统 ➢硬件重复机制：支持单指令重复和块指令重复 ➢各种操作类型的指令: 32位操作数, 2(3)操作数, 并行存储 和并行加载的算术指令，条件存储及中断快速返回指令等。 ➢位倒序寻址方式 ➢循环寻址方式 ➢节电模式─IDLEl、IDLE2和IDLE3 ➢1.8V(VC5402) ,1.6V(VC5402A) ,1.5V内核供电 和 3.3VI/O口供电(参照P328－P333电源电路设计) ⑦ 低功耗工作 9 2.1 芯片内部结构及特点 为信号处理的典型应用(FFT, 数字 滤波器,卷积 ,相关等)提供便利
第2章TMS320C54x的硬件结构及原理 外部存储器接▣EMIF(External Memory Interface 表2-1TMS320C54x系列DSP典型芯片的结构及技术性能 I/O RT 内核电源 引脚 型号 频率 RAM ROM EMIF DMA HPI McBSP 定时器 根装载 电源V 封装 MHz KB KB 16位 6-Ch 8/16 BGA LQFP VC5402A-160 160 32 32 1 1 3 有 1.6 3.3 144 VC5404-120 120 32 128 3 2 有 1.5 3.3 144 VC5407-120 120 80 256 3 2 有 1.5 3.3 144 VC5409A-120 120 64 32 3 有 1.5 3.3 144 VC5409A-160 160 64 32 3 有 1.6 3.3 144 VC5410A-120 120 128 32 3 有 1.5 3.3 144 VC5410A-160 160 128 32 3 有 1.6 3.3 144 VC5416A-120 120 256 32 1 1 3 有 1.5 3.3 144 VC5416A-160 160 256 32 1 1 1 3 有 1.6 3.3 144 10
第2章 TMS320C54x的硬件结构及原理 型号 频率 MHz RAM KB ROM KB EMIF 16位 DMA 6-Ch HPI 8/16 McBSP 定 时 器 根 装 载 UA RT 内 核 电 源 V I/O 电 源 V 引脚 封装 BGA LQFP VC5402A-160 160 32 32 1 1 1 3 1 有 1.6 3.3 144 VC5404-120 120 32 128 1 1 1 3 2 有 1 1.5 3.3 144 VC5407-120 120 80 256 1 1 1 3 2 有 1 1.5 3.3 144 VC5409A-120 120 64 32 - 1 1 3 1 有 - 1.5 3.3 144 VC5409A-160 160 64 32 - 1 1 3 1 有 - 1.6 3.3 144 VC5410A-120 120 128 32 1 1 1 3 1 有 - 1.5 3.3 144 VC5410A-160 160 128 32 1 1 1 3 1 有 - 1.6 3.3 144 VC5416A-120 120 256 32 1 1 1 3 1 有 - 1.5 3.3 144 VC5416A-160 160 256 32 1 1 1 3 1 有 - 1.6 3.3 144 表2-1 TMS320C54x系列DSP典型芯片的结构及技术性能 外部存储器接口EMIF(External Memory Interface 10