第6章组合逻辑电路 6、3编码器 编码、编码器的定义： 将具有特定意义的信息编成相应二进制代码的过程，称为编码。 实现编码功能的电路，称为编码器。其输入为被编信号，输出 为二进制代码。 编码器的分类： 二进制编码器 二一十进制编码器 优先编码器
第6章 组合逻辑电路 6、3 编码器 编码、编码器的定义： 将具有特定意义的信息编成相应二进制代码的过程，称为编码。 实现编码功能的电路，称为编码器。其输入为被编信号，输出 为二进制代码。 编码器的分类： 二进制编码器 二－十进制编码器 优先编码器
第6章组合逻辑电路 二进制编码器 右图为由非门和与非门组成的 3位二进制编码器。I0~7为8 个编码输入信号，输出Y2、Y 1和Y0为三位二进制代码。 编码器在任何时刻只能对 个输入信号进行编码，不允许 有两个或两个以上的输入信号 同时请求编码，否则输出编码 会发生混乱，即I0、I1…I7 这8个编码信号是相互排斥的。 在I1~I7为0时，输出就是I Y0=1.13.I5.7 0的编码，故10未画出。由于 Y1=12.13.16.17 该编码器有8个输入端，3个输 出端，故称8线一3线编码器。 T2=14.15.16.7
第6章 组合逻辑电路 一、二进制编码器 右图为由非门和与非门组成的 3位二进制编码器。I0～I7为8 个编码输入信号，输出Y２、Y １和Y０为三位二进制代码。 编码器在任何时刻只能对一 个输入信号进行编码，不允许 有两个或两个以上的输入信号 同时请求编码，否则输出编码 会发生混乱，即I０、I１…I７ 这8个编码信号是相互排斥的。 在I１～I７为0时，输出就是I ０的编码，故I０未画出。由于 该编码器有8个输入端，3个输 出端，故称8线－3线编码器
第6章组合逻辑电路 72=14.5.6.771=2.3.6.7 Y0=1.13.5.17 3位二进制编码器的真值表 输 入 输出 IO 1 12 I3 4 I5 6 7 Y2 Y1 YO 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1
第6章 组合逻辑电路 3位二进制编码器的真值表 输 入 输 出 I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1
第6章组合逻辑电路 70=1.T3.T5.T7.T9 二、二.十进制编码器 右图为由非门和与非门组成的二 Y1=12.T3.T6.17 十进制编码器。I0~9为10个待编 Y2=14.I5.T6.7 码的输入信号，输出Y3、Y2、Y1、 Y0为4位二进制代码。 Y3=8.T9 当编码器某一个输入信号为1而 其它输入信号都为0时，则有一 L2 组对应的数码输出，如7=1时， 1 Y3Y2Y1Y0=0111。输出代码各 位的权从高位到低位分别为8、4、 1 2、1。因此，该电路为8421 BCD码编码器。I1~9都为0时， 输出便为0的编码，故图中0未 画。该编码器输入0~9这10个 编码信号也是相互排斥的
第6章 组合逻辑电路 二、二-十进制编码器 右图为由非门和与非门组成的二- 十进制编码器。I0～I9为10个待编 码的输入信号，输出Y3、Y2、Y1、 Y0为4位二进制代码。 当编码器某一个输入信号为1而 其它输入信号都为０时，则有一 组对应的数码输出，如I7＝1时， Y3Y2Y1Y0＝0111。输出代码各 位的权从高位到低位分别为8、4、 2、1。因此，该电路为8421 BCD码编码器。I1～I9都为0时， 输出便为I0的编码，故图中I0未 画。该编码器输入I0～I9这10个 编码信号也是相互排斥的
第6章组合逻辑电路 二一十进制编码器的真值表 输入 输出 10 l1 2 3 14 5 16 7 18 9 13 2 Y 10 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 S 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0
第6章 组合逻辑电路 二-十进制编码器的真值表 输 入 输 出 I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 Y3 Y2 Y1 Y0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1 0 0 0 1 1 1 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1
第6章组合逻辑电路 三、集成优先编码器一CT74LS147 在上述编码器中，输入信号之间是相 互排斥，而在优先编码器中就不存在 这个问题，它允许同时输入数个编码 信号，而电路只对其中优先级别最高 CT74LS147 的信号进行编码，而不会对级别低的 信号编码，这样的电路称作优先编码 器。 19 2 在优先编码器中，是优先级别高的编 码信号排斥级别低的。至于优先权的 图为二一十进制优先编码 顺序，这完全是根据实际需要来确定 器CT74LS147的逻辑功能 的。 示意图，又称为10线一4 线优先编码器
第6章 组合逻辑电路 三、集成优先编码器－CT74LS147 在上述编码器中，输入信号之间是相 互排斥，而在优先编码器中就不存在 这个问题，它允许同时输入数个编码 信号，而电路只对其中优先级别最高 的信号进行编码，而不会对级别低的 信号编码，这样的电路称作优先编码 器。 在优先编码器中，是优先级别高的编 码信号排斥级别低的。至于优先权的 顺序，这完全是根据实际需要来确定 的。 图为二－十进制优先编码 器CT74LS147的逻辑功能 示意图，又称为10线－4 线优先编码器
第6章组合逻辑电路 二-十进制编码器的真值表 输入 输出 I1 12 13 4 5 I6 I7 8 工9 3 72 1 1 1 1 1 1 1 1 1 1 1 1 1 X X X X X X X X 0 0 1 1 0 X X X X X X X 0 1 0 1 1 1 X X X X 0 1 1 1 0 0 0 X X X X X 0 1 1 0 0 1 X X X 0 0 1 0 X X X 0 1 1 1 0 X X 0 1 1 1 0 0 X 0 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0
第6章 组合逻辑电路 二-十进制编码器的真值表 输 入 输 出 1 1 1 1 1 1 1 1 1 1 1 1 1 X X X X X X X X 0 0 1 1 0 X X X X X X X 0 1 0 1 1 1 X X X X X X 0 1 1 1 0 0 0 X X X X X 0 1 1 1 1 0 0 1 X X X X 0 1 1 1 1 1 0 1 0 X X X 0 1 1 1 1 1 1 0 1 1 X X 0 1 1 1 1 1 1 1 1 0 0 X 0 1 1 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 0
第6章组合逻辑电路 6、4译码器 译码、译码器的定义： 译码是编码的逆过程。译码是将表示特定意义信息的二进制代 码翻译出来。 实现译码功能的电路称为译码器。输入二进制代码，输出 与输入代码对应的特定信息。 译码器的分类： 二进制译码器 二一十进制译码器 数码显示译码器 译码器结构与原理
第6章 组合逻辑电路 6、4 译码器 译码、译码器的定义： 译码是编码的逆过程。译码是将表示特定意义信息的二进制代 码翻译出来。 实现译码功能的电路称为译码器。输入二进制代码，输出 与输入代码对应的特定信息。 译码器结构与原理 译码器的分类： 二进制译码器 二－十进制译码器 数码显示译码器
第6章组合逻辑电路 二进制 ● 是 译码器 o & EN 6- 1 2 是 o- 玉3 4 Ao 玉 A1 1 是 2
第 6 章 组合逻辑电路 一、二进制 译码器
第6章组合逻辑电路 CT74LS138的输出逻辑 70=A2.A1·A0=m0 STA 票 EN 71=A2·A1·A0=m 2 72=A2A1·A0=2 3 73=A2·A1·A0=m3 74=A2·L·A0=m4 T5=A2·AI·A0=5 Ao 76=A2·A1-A0=m6 Ar T7=A2·A1·A0=m7 A2
第6章 组合逻辑电路 ＣＴ７４ＬＳ１３８的输出逻辑函数式