存储器和可编程 逻辑器件 5方 )《总目录)退出
存储器和可编程 逻辑器件 > 总目录 退出
存储器和可编程逻辑器件 只读存储器 随机存取存储器 存储器容量的扩展 PLD电路 现场可编程逻辑阵列(FPLA) 可编程阵列逻辑(PAL) 通用阵列逻辑(GAL) ⊙《总目录)退出
> 退出 存储器和可编程逻辑器件 现场可编程逻辑阵列（FPLA） 随机存取存储器 存储器容量的扩展 PLD电路 只读存储器 可编程阵列逻辑（PAL） 通用阵列逻辑（GAL） < 总目录
半导体存储器 只读存储器(ROM) ROM的结构 存储矩阵 w 地 Ao 信息单元4-址n 地 (字) 码 圣 A咬“4 存储矩阵 存储单元 R R R R 三态控制 输出缓冲器 三态控制 输出缓冲器 D, D2 D Do ROM的基本结构 二极管ROM的结构图 目录)()()(总目录)《退出
半导体存储器 只读存储器（ROM） ROM的结构 地 址 译 码 器 存储矩阵 输出缓冲器 Dm－1 D0 W0 W1 W2 －1 n A0 A1 An－1 三态控制 信息单元 (字) 存储单元 … … … … … 地 址 译 码 器 W0 W1 W2 W3 R R R R 输出缓冲器 D3 D2 D1 D0 D3 D2 D1 D0 三态控制 存储矩阵 A1 A0 ′ ′ ′ ′ ROM的基本结构 二极管ROM的结构图 退出 1 目录 总目录
ROM的数据表 地址 数据 A1 Ao D3 D2 D1 Do 00100 在二极管ROM结构中, 1010 W0=A1A0、W1=A1A0 W2=A1A0、W3=A1Ao 因此: D3= ALAo AlAo D3=Wo+W2 D2= AlAo AlAo Alao D2=W1+W2+W3 DI= ALAO+ AlAo D1=W1+W2 Do= AlAo alAo+ alao Do=Wo+W1+W3 目录)()(>(总目录)退出
地址 数据 A1 A0 D3 D2 D1 D0 0 0 1 0 0 1 0 1 0 1 1 1 1 0 1 1 1 0 1 1 0 1 0 1 ROM的数据表 D3 = A1A0 + A1A0 D2 = A1A0 + A1A0 + A1A0 D1 = A1A0 + A1A0 D0 = A1A0 + A1A0 + A1A0 在二极管ROM结构中， W0=A1A0、W1=A1A0、 W2=A1A0、W3=A1A0， 因此： D3=W0+W2 D2=W1+W2+W3 D1=W1+W2 D0=W0+W1+W3 目录 总目录 退出
(1)ROM的阵列图 (2)ROM的阵列框图 W。W,W,W A 与阵列 与阵列 WW 或阵列 或阵 列 DDDD 目录)()()(总目录)《退出
与阵列 或阵列 W0 W1 W2 －1 n Dm－1 D0 … … … An－1 A0 1 W0 W1 W2 W3 D3 D2 D1 D0 A1 A0 1 与 阵 列 或 阵 列 ⑴ROM的阵列图 ⑵ROM的阵列框图 目录 总目录 退出
进制码转换为格雷码的真值表 二进制码 格雷码 B1 0 0 0 0 0 0 WWWWW B000000000 B00001 0 0 G0000000 0 0 111 m 0 0 WWWwwwwww 2 4 5 0 11111111 G m 4 6 0 0 0 0 4 0 G=∑m(4 2 2 11 01111 0 m 2 0 0 0 0 3 4 目录) )(总目录)退出
字 二进制码 格雷码 B3 B2 B1 B0 G3 G2 G1 G0 W0 W1 W3 W2 W4 W5 W6 W7 W8 W9 W10 W11 W12 W13 W14 W15 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 1 1 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 0 1 1 0 1 0 1 0 1 1 1 1 1 0 0 1 0 1 1 1 1 0 1 0 0 0 1 1 1 1 1 1 1 0 0 0 1 1 0 0 0 0 1 1 1 0 1 0 1 0 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 0 1 0 1 0 1 1 0 1 1 1 1 0 1 0 0 1 1 1 1 1 0 0 0 二进制码转换为格雷码的真值表 G3=∑m（8，9，10，11， 12，13，14，15） G2=∑m（4，5，6，7，8， 9，10，11） G1=∑m（2，3，4，5， 10，11，12，13） G0=∑m（1，2，5，6，9， 10，13，14） 目录 总目录 退出
二进制码转换为格雷码的阵列图及逻辑符号图 w. w.w. w n ww n Wo W2 Wo Wnw B B, 中中中 址与 译阵 码列 BBB D B1 器 B A ROM B-4 (b ⌒或阵 存储矩阵 逻辑符号图 IG 二进制码转换为格雷码的阵列图 目录)()>总目录)《退出
1 B3 1 B2 1 B1 1 B0 W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 W10 W11 W12 W13 W14 W15 G2 G1 G0 存 G3 储 矩 阵 或 阵 列 （ （ A3 A2 A1 A0 2×4 ROM 4 D3 D2 D1 D0 B3 B2 B1 B0 G3 G2 G1 G0 (a) (b) 地 址 译 码 器 与 阵 列 （ （ 二进制码转换为格雷码的阵列图及逻辑符号图 二进制码转换为格雷码的阵列图 逻辑符号图 目录 总目录 退出
2}ROM的编程与分类 (1)掩模ROM (2)可编程ROM(PROM) ①熔丝型PROM存储单元 ②N结击穿法PROM存储单元 字线 字线字线 字线 W 熔丝 位线 位线 熔丝 位线 D 位线 目录 总目录)退出
ROM的编程与分类 ⑴掩模ROM ⑵可编程ROM（PROM） UCC 字线 Wi 位线 Di 熔丝 (a) (b) 字线 熔丝 位线 字线 Wi 位线 Di (a) V1 V2 位线 Di 字线 Wi (b) ①熔丝型PROM存储单元 ②PN结击穿法PROM存储单元 退出 2 目录 总目录
(3)可察除的可编程ROM( EPROM) ①叠栅注入MOS管( SIMOS)的结构和符号 S D Sic N P ② EPROM的存储单元、 Flotox管的结构和符号 W(字线) N D 隧道区 E2PROM的存储单元 Flotox管的结构和符号 目录)《()总目录)退出
⑶可察除的可编程ROM（EPROM） ①叠栅注入MOS管（SIMOS）的结构和符号 ②E PROM的存储单元、Flotox管的结构和符号 S D Gf Gc SiO2 N＋ N＋ P D G S f Gc D1 S1 V1 V2 Gc 位 线 （ （ Wi (字线) Di S G D Gf c N＋ N＋ P 隧道区 D Gf Gc S E PROM的存储单元 Flotox管的结构和符号 2 2 目录 总目录 退出
③快闪存储器( Flash memory) 位 字线 D N S 隧道区 叠栅MOS管 存储单元 目录)((>)(总目录)《退出
③快闪存储器（Flash Memory） S D Gc Gf N＋ N＋ P 隧道区 D Gc S Gc 位 字线 线 D S Wi USS Di (a) (b) 叠栅MOS管 存储单元 目录 总目录 退出
