复旦大学：《微电子学与固体电子学》教学资源（博士学位论文）射频接收机中分数分频频率综合器的研究与设计.pdf_大学文库

v 目录目录..................................................................................................................v 图目录.............................................................................................................ix 表目录...........................................................................................................xiii 摘要................................................................................................................xv Abstract ......................................................................................................xvii 第 1 章绪论...............................................................................................1 1.1 研究背景........................................................................................1 1.2 论文的主要贡献.............................................................................2 1.3 论文的研究内容和组织结构 ...........................................................3 第 2 章锁相环型频率综合器概述...............................................................5 2.1 引言...............................................................................................5 2.2 整数分频锁相环基本结构...............................................................5 2.3 环路分析........................................................................................6 2.3.1 环路参数设计 ..........................................................................6 2.3.2 相位噪声建模 ........................................................................10 2.4 ΔΣ 分数分频锁相环......................................................................13 2.4.1 ΔΣ 分数分频锁相环基本结构.................................................13 2.4.2 量化噪声与 ΔΣ 调制器结构....................................................15 2.4.3 量化噪声到相位噪声的转换...................................................18 2.5 本章小结......................................................................................20 第 3 章 LC 压控振荡器与片上电感参数提取 ............................................21 3.1 引言.............................................................................................21 3.2 相位噪声......................................................................................22 3.3 正交与宽带 LC 压控振荡器..........................................................25 3.3.1 正交 LC 压控振荡器 ..............................................................25 3.3.2 宽带 LC 压控振荡器 ..............................................................27 3.4 设计考虑......................................................................................27 3.4.1 差分调谐 ...............................................................................27 3.4.2 偏置与电源噪声.....................................................................29 3.5 中心抽头差分电感 .......................................................................30 3.5.1 传统单端阻抗提取方式..........................................................31 3.5.2 中心抽头等效模型 .................................................................33 3.5.3 阻抗提取 ...............................................................................34

vi 3.5.4 测试验证 ...............................................................................35 3.6 变压器耦合的正交 LC 振荡器设计 ...............................................38 3.7 本章小结......................................................................................40 第 4 章恒定环路带宽的研究与实现.........................................................43 4.1 引言.............................................................................................43 4.2 设计考虑......................................................................................44 4.2.1 环路带宽 ...............................................................................44 4.2.2 调谐增益 ...............................................................................45 4.3 环路带宽恒定技术 .......................................................................47 4.3.1 恒定调谐增益 ........................................................................47 4.3.2 电荷泵电流与自动频率校正...................................................50 4.4 芯片验证......................................................................................51 4.4.1 系统框图 ...............................................................................51 4.4.2 宽带差分调谐压控振荡器 ......................................................52 4.4.3 带共模反馈的差分电荷泵 ......................................................53 4.4.4 测试结果 ...............................................................................54 4.5 本章小结......................................................................................57 第 5 章自动频率校正的研究与设计.........................................................59 5.1 引言.............................................................................................59 5.2 提出的自动频率校正技术.............................................................62 5.2.1 工作原理 ...............................................................................62 5.2.2 直接对 VCO 时钟计数 ...........................................................65 5.3 误差分析......................................................................................68 5.4 设计步骤和 FOM .........................................................................71 5.5 验证.............................................................................................71 5.5.1 仿真结果 ...............................................................................71 5.5.2 测试结果 ...............................................................................72 5.6 本章小结......................................................................................74 第 6 章分频器的研究与设计....................................................................75 6.1 引言.............................................................................................75 6.2 M/M+1 双模预分频器...................................................................78 6.2.1 同步 4/5 预分频器..................................................................79 6.2.2 同步 8/9 预分频器..................................................................80 6.2.3 电路设计 ...............................................................................81 6.3 可编程脉冲吞计数器....................................................................85

vii 6.4 4/4.5 预分频器.............................................................................87 6.4.1 M/M+0.5 预分频器的优势......................................................87 6.4.2 电路设计 ...............................................................................88 6.4.3 仿真结果 ...............................................................................92 6.5 双沿同步触发器...........................................................................94 6.6 本章小结......................................................................................95 第 7 章环路仿真与芯片设计实例.............................................................97 7.1 环路仿真......................................................................................97 7.2 应用于 DVB-T 的 1.2GHz~2.1GHz 分数分频频率综合器.............98 7.2.1 系统级设计............................................................................98 7.2.2 电路单元设计 ........................................................................99 7.2.3 测试结果 .............................................................................102 7.3 本章小结....................................................................................107 第 8 章总结与展望................................................................................109 8.1 工作总结....................................................................................109 8.2 未来展望.................................................................................... 110 参考文献 ...................................................................................................... 111 致谢..............................................................................................................123 个人简介和在学期间发表作品列表...............................................................125 个人简介 ...............................................................................................125 在学期间发表作品列表..........................................................................125 论文独创性声明............................................................................................127

ix 图目录图 1-1 锁相环型频率综合器基本框图......................................................1 图 2-1 整数分频锁相环结构框图 .............................................................6 图 2-2 整数分频锁相环线性相位 s 域模型...............................................6 图 2-3 常用无源滤波器电路图.................................................................7 图 2-4 三阶环路开环增益波特图 .............................................................8 图 2-5 四阶环路开环增益波特图 ...........................................................10 图 2-6 整数分频锁相环的相位噪声模型 ................................................10 图 2-7 各个模块自身噪声、传递函数及等效到输出的相位噪声.............12 图 2-8 小带宽与大带宽对输出相位噪声的影响......................................13 图 2-9 基于 ΔΣ 调制器的分数分频锁相环结构框图 ...............................14 图 2-10 分数分频锁定时参考时钟和分频时钟的工作状态 .....................14 图 2-11 一阶 ΔΣ 调制器 ........................................................................16 图 2-12 MASH 1-1-1 型 ΔΣ 调制器 z 域模型.........................................16 图 2-13 三阶单环前馈 ΔΣ 调制器 z 域模型............................................17 图 2-14 MASH 1-1-1 型和单环前馈型输出量化噪声比较 ......................18 图 2-15 ΔΣ 分数分频锁相环的相位噪声模型.........................................19 图 2-16 小带宽与大带宽对 ΔΣ 调制器量化噪声的影响..........................20 图 3-1 常见的 LC 振荡器结构 ...............................................................21 图 3-2 振荡器输出频谱和相位噪声........................................................22 图 3-3 线性时变的相位噪声模型 ...........................................................23 图 3-4 器件噪声到相位噪声的转换........................................................24 图 3-5 MOS 管耦合的正交 LC 压控振荡器............................................26 图 3-6 变压器耦合的正交 LC 压控振荡器..............................................26 图 3-7 使用开关电容扩展的宽带 LC 压控振荡器...................................27 图 3-8 传统的 I-MOS 可变电容 .............................................................28 图 3-9 改进的 I-MOS 可变电容 .............................................................29 图 3-10 低噪声高电源抑制的低压降稳压器电路图 ................................30 图 3-11 低压降稳压器的仿真结果 .........................................................30 图 3-12 中心抽头差分电感....................................................................31 图 3-13 两端口 S 参数提取端口 2 短路 .................................................31 图 3-14 两端口 S 参数提取宽口 2 接反相电压源...................................32 图 3-15 中心抽头差分电感的集总电路模型...........................................33 图 3-16 去耦等效的中心抽头差分电感集总电路模型.............................33

x 图 3-17 中心抽头等效模型....................................................................34 图 3-18 中心抽头差分电感的芯片照片..................................................35 图 3-19 集总电路等效模型....................................................................36 图 3-20 等效模型与测试结果的比较......................................................37 图 3-21 模型与测试的 S11和 S21的比较................................................38 图 3-22 1.1GHz 变压器耦合正交 LC 压控振荡器电路图........................38 图 3-23 仿真的振荡波形 .......................................................................39 图 3-24 1.1GHz 正交 LC 振荡器的芯片照片 .........................................39 图 3-25 1.042GHz 下测试的相位噪声...................................................40 图 3-26 测试的镜像抑制比....................................................................40 图 4-1 带有典型无源二阶滤波器的三阶锁相环框图...............................44 图 4-2 带有典型无源三阶滤波器的四阶锁相环框图...............................45 图 4-3 传统的开关电容阵列结构 ...........................................................46 图 4-4 提出的开关电容阵列结构 ...........................................................48 图 4-5 典型的 LC 压控振荡器频率–电压调谐曲线和调谐增益曲线........50 图 4-6 宽带 1.175–2GHz 整数分频频率综合器的框图...........................51 图 4-7 带有恒定增益和相等子带间隔的宽带 LC 压控振荡器.................52 图 4-8 差分电荷泵的电路图 ..................................................................53 图 4-9 芯片照片和性能总结 ..................................................................54 图 4-10 测试的 16 个子带的调谐曲线 ...................................................55 图 4-11 1.6GHz 振荡频率下仿真与测试相位噪声的比较.......................55 图 4-12 测试的相位噪声和 3dB 环路带宽 .............................................56 图 5-1 带有粗调谐控制的的典型分数分频频率综合器系统框图.............60 图 5-2 传统的自动频率校正技术 ...........................................................61 图 5-3 多带 LC 压控振荡器的频率–电压调谐曲线.................................62 图 5-4 提出的自动频率校正技术框图....................................................63 图 5-5 从分频比 N.F 中译出 Ndec...........................................................63 图 5-6 自动频率校正的算法流程图........................................................64 图 5-7 改进的 4 比特二进制搜索算法状态机.........................................65 图 5-8 对 VCO 时钟直接计数的高速异步计数器 ...................................66 图 5-9 高速异步计数器控制时序图........................................................66 图 5-10 分配器的电路图 .......................................................................67 图 5-11 E-TSPC 结构的除 2 分频器......................................................67 图 5-12 E-TSPC 结构除 2 分频器的工作时序图....................................68 图 5-13 异步时钟计数的频率计数误差时序图 .......................................68

xi 图 5-14 频率计数误差引起的可能计数值 ..............................................69 图 5-15 两个相邻子带的频率误差范围..................................................70 图 5-16 频率误差范围的变化趋势图......................................................70 图 5-17 AFC 算法仿真时序图 ...............................................................72 图 5-18 测试的 VCO 的 256 个子带的调谐增益和子带间距 ..................73 图 5-19 改进和传统 AFC 的测试的锁定时间比较..................................73 图 6-1 整数分频锁相环型频率综合器基本框图......................................75 图 6-2 ΔΣ 分数分频锁相环型频率综合器基本框图 ................................75 图 6-3 基于双模预分频器和脉冲吞计数器的分频器结构 .......................76 图 6-4 基于可编程预分频器的分频器结构.............................................76 图 6-5 采用同步 4/5 预分频器构成的 8/9 预分频器 ...............................77 图 6-6 相位开关型 8/9 预分频器............................................................77 图 6-7 常用的同步 4/5 预分频器电路 ....................................................79 图 6-8 同步 4/5 预分频器的四分频工作时序图......................................79 图 6-9 同步 4/5 预分频器的五分频工作时序图......................................79 图 6-10 同步 8/9 预分频器电路 .............................................................80 图 6-11 同步 8/9 预分频器的九分频工作时序图 ....................................80 图 6-12 无尾电流源的 CML 锁存器电路图 ............................................81 图 6-13 集成与非门的无尾电流源 CML 锁存器电路图 ..........................82 图 6-14 TSPC 触发器电路图.................................................................83 图 6-15 差分转单端电路 .......................................................................83 图 6-16 被高频时钟同步的分频器 .........................................................84 图 6-17 同步触发器的相位噪声仿真结果 ..............................................84 图 6-18 由 ΔΣ 调制器控制脉冲吞计数器的分频器.................................85 图 6-19 计数器 P 和 S 的编码方式........................................................86 图 6-20 分频比从 18 变化到 23 的工作时序图.......................................86 图 6-21 采用用不同结构的预分频器仿真的相位噪声.............................87 图 6-22 4/4.5 预分频器电路图...............................................................88 图 6-23 4/4.5 预分频器的 4.5 分频工作时序图......................................89 图 6-24 4/4.5 预分频器 4 分频模式状态图.............................................90 图 6-25 4/4.5 预分频器 4.5 分频模式状态图..........................................92 图 6-26 输入频率 1.5GHz 下的 4 分频仿真瞬态波形.............................93 图 6-27 输入频率 1.5GHz 下的 4.5 分频仿真瞬态波形..........................93 图 6-28 同步触发器电路 .......................................................................94 图 7-1 环路行为级仿真模型 ..................................................................97