第34卷第5期 微电子学 Vol.34,No 5 2004年10月 Microelectronics 0ct.2004 文章编号：1004-3365(2004)05-0562-03 改进型多制式兼容数字视频编码器 王杨，唐长文，忻凌，舒适，闵吴 (复旦大学专用集成电路与系统国家重点实验室，上海200433) 摘要：介绍了一种数字视频编码器芯片的结构及其实现。并对多制式兼容和数字滤波器模块进 行了优化。该芯片兼容NTSC/PAL/PALM三大制式，并采用IC协议标准接口进行模式的配置。 在0.35 um CMOS工艺条件下完成版图设计，芯片面积2.98mm×2.97mm,包括3.8万门。测试 结果表明，该设计完全能够满足对数字视频码流进行编码的处理要求。 关键词：数字滤波器；视频编码器；多制式；全电视信号；数字视频信号 中图分类号：TN713+.7 文献标识码：A An Advanced Digital Video Encoder for Multi-Standard Compatibility WANG Yang,TANG Zhang-wen,XIN Ling,SHU Shi,MIN Hao (State Key Laboratory of ASIC&System,Fudan University,Shanghai 200433.P.R.China) Abstract:An advanced structure of a programmable digital video encoder and its implementation are presented. Structures of multi-standard compatibility and digital filter modules have been optimized.The chip is compatible to world-wide standards of NTSC/PAL /PAL/M.And the I'C protocol port has been used to write the inner ports. The device,which occupies a chip area of 2.98 mm X 2.97 mm and contains 38-k gates,is implemented in 0.35 um CMOS technology.Test results show that the encoder can meet the requirement of encoding digital video code streams. Key words:Digital filter;Video encoder;Multi-standard;Composite video signal;Digital video signal EEACC:1270F 式，如我国普遍采用的PAL(逐行倒相)制式、北美 1引言 地区的NTSC(国家电视标准委员会)制式，以及 PAL/M等制式。数字滤波器系数的可选，使芯片可 随着数字化技术日益成熟，数字信号处理技术 以满足不同标准对视频信号频带的具体规定，另外， 在视频信号处理中起着越来越重要的作用。在PC 本芯片还具有应用℃协议[)标准进行参数配置的 视频编辑卡、数码相机、高清晰电视机(HDTV)等高 特性。 端视频产品中，都需要将RGB、YCrCb等数字视频 根据视频信号码流的特点，我们采用了三级流 信号转换成符合模拟视频信号标准的信号，以供传 水线结构，并在多制式模块的复用和系数可配的数 统模拟电视机输出。目前，同类芯片在多制式控制部 字滤波器等模块的设计上进行了优化。相对于同类 分未进行复用1]，其中的数字滤波器为单组固定系 其它结构的芯片，本文设计的芯片具有功能更强、硬 数，大大影响了芯片的适用范围。多制式兼容、滤波 件复杂度更小的特点。 器系数可配置的改进型数字视频编码芯片就是针对 本文描述了视频编码器的硬件结构，并对多制 上述情况设计的。 式采用的模块复用设计和系数可配置的数字滤波器 本文设计的多制式芯片能兼容不同的电视制 进行了详细的说明。对硬件实现及与同类芯片进行 收精日期：2003-08-18：定稿日期：2003-10-20 基金项目：上海市应用材料研究与发展基金资助项目(AM0108) 万方数搭
第 34卷第 5期 2004年 10月 微 电 子 学 M icroelectronics Vol. 34，N2 5 Oct. 2004 文章编号:1004-3365(2004)05-0562-03 改进型多制式兼容数字视频编码器 王 杨 ，唐 长文 ，忻 凌，舒 适 ，阂 昊 (复旦大学 专用集成电路与系统国家重点实验室，上海 200433) 摘 要: 介绍了一种数字视频编码器芯片的结构及其实现。并对多制式兼容和数字滤波器模块进 行 了优化。该芯片兼容NTSC/PAL/PAL M 三大制式，并采用I℃ 协议标准接 口进行模式的配置。 在 0. 35 lcm CMOS工艺条件下完成版图设计，芯片面积2.98 mm X 2.97 mm，包括3. 8万门。测试 结果表明，该设计完全能够满足对数字视频码流进行编码的处理要求。 关键词: 数字滤波器;视频编码器;多制式;全电视信号;数字视频信号 中图分类号: TN713+. 7 文献标识码: A An Advanced Digital Video Encoder for Multi-Standard Compatibility WANG Yang，TANG Zhang-wen，XIN Ling，SHU Shi，MIN Hao (State Key Laboratory of ASIC&System, Fudan University, Shanghai 200433, P. R. China) Abstract: An advanced structure of a programmable digital video encoder and its implementation are presented. Structures of multi-standard compatibility and digital filter modules have been optimized. The chip is compatible to world-wide standards of NTSC/ PAL/PAL/M. And the PC protocol port has been used to write the inner ports. The device，which occupies a chip area of 2.98 mm X 2.97 mm and contains 38-k gates，is implemented in 0. 35 dam CMOS technology. Test results show that the encoder can meet the requirement of encoding digital video code stream s. Key words: Digital filter; Video encoder; Multi-standard; Composite video signal; Digital video signal EEACC: 1270F 1 侧1 去七. 1 7I 百 随着数字化技术日益成熟，数字信号处理技术 在视频信号处理中起着越来越重要的作用。在PC 视频编辑卡、数码相机、高清晰电视机(HDTV)等高 端视频产品中，都需要将RGB, YCrCb等数字视频 信号转换成符合模拟视频信号标准的信号，以供传 统模拟电视机输出。目前，同类芯片在多制式控制部 分未进行复用[1.21，其中的数字滤波器为单组固定系 数，大大影响了芯片的适用范围。多制式兼容、滤波 器系数可配置的改进型数字视频编码芯片就是针对 上述情况设计的。 本文设计的多制式芯片能兼容不同的电视制 式，如我国普遍采用的 PAL(逐行倒相)制式、北美 地区的NTSC(国家电视标准委员会)制式，以及 PAL/M等制式。数字滤波器系数的可选，使芯片可 以满足不同标准对视频信号频带的具体规定。另外， 本芯片还具有应用IZC协议[181标准进行参数配置的 特性。 根据视频信号码流的特点，我们采用了三级流 水线结构，并在多制式模块的 兮 复用和系数可配的数 字滤波器等模块的设计上进行了优化。相对于同类 其它结构的芯片，本文设计的芯片具有功能更强、硬 件复杂度更小的特点。 本文描述了视频编码器的硬件结构，并对多制 式采用的模块复用设计和系数可配置的数字滤波器 进行了详细的说明。对硬件实现及与同类芯片进行 收稿日期:2003-08-18; 定稿日期:2003-10-20 基金项目:上海市应用材料研究与发展基金资助项目(AM0108) 万方数据
第5期 王杨等：改进型多制式兼容数字视频编码器 563 了比较，对芯片测试结果进行了分析。 同制式进行不同的编码处理。另外，由于PAL/M制 式是PAL与NTSC的混合体，它有NTSC所要求 2编码器硬件结构 的525行，又有PAL的逐行倒相的特点，所以可将 其通过对不同模块的组合，达到三大制式兼容的要 数字视频编码器的工作原理就是将符合视频标 求。正是采用这种分模块复用的设计，在很大程度上 准(ITU-R601]&ITU-R656s)格式的数字码流转 降低了本芯片的硬件开销。在最后实现的多制式 换成模拟视频信号标准(ITU-R470])的全电视信 ASIC芯片中，多制式控制模块为4500门，而在早 号。 期的单制式芯片里，这部分至少也需要3000门。 本设计采用三级流水线结构，其系统框图如图 2.2数字滤波器的设计 1所示，分别为多制式控制级(timing),数字滤波级 为了满足不同制式下对滤波器的不同要求)， (FIR filters)和调制级(modulate),多制式控制级根 本文提出了一种系数可配置的数字滤波器结构，它 据预先选定的制式标准，提取数字视频码流信号中 由一组滤波器来完成不同制式对波形的滤波要求。 行与场的信息，同时，将亮度和色度信息进行分离， 同其它芯片126]比较，它采用的固定系数滤波器具 以供后级处理，并根据模拟电视信号标准，加上行同 有更大的实用范围。它的亮度信号滤波器有7组系 步头和色载波信号。数字滤波级则根据视频标准，滤 数可选，色度信号滤波器有4组系数可选，具体参数 除频带外的高频部分，并对信号的幅值进行调整，以 特性可参见ITU-4703)。考虑到人眼对色彩突变较 满足不同制式对视频信号幅度的要求。调制级则将 敏感，本文采用低通有限冲击响应(FIR)滤波器，去 分离的色度信号进行调制，在加上亮度信号后，最后 除信号中高频部分，减少了人眼对色彩跳变的突兀 得到全电视信号。 感6) 亮度信号的FIR滤波器使用的结构采用了乘 法器的复用，节省了近一半的乘法器。由于多种系数 的滤波器是复用的，所以滤波器的阶数由其中要求 最高的那一组系数决定。另外，由于外接A/D转换 Cr.Cb@6.75MHz Fy227MHz 器，有sinc效应，需将信号做反sinc处理。对反sinc 滤波器只进行系数调整，它可与亮度信号滤波器合 CLOCK@27MHz 并在一起，减少了亮度信号最后输出所需的反sinc 72g FIR Filters 滤波器。其示意框图如图2所示。 图1数字视频编码器系统框图 m四四团四m回2回 考虑到实用性，芯片中还加了串行接口模块 (I2C interface)和色彩条发生模块(CG),采用IC协 议对芯片工作模式进行配置，可减少芯片的外围接 口。而色彩条发生模块可以产生标准的彩条数字视 经0⊙ 频码流信号，供芯片测试用，它还可以对外提供标准 D 的行和场同步信号。 2.1多制式控制模块的复用设计 图2亮度信号滤波器结构框图 以往的多制式控制模块3实质上为三套独立 色度信号滤波器除了滤除高频信号外，还要将 控制处理模块，分别满足PAL、NTSC和PAL/M 色度信号由原来的6.75MHz提升到27MHz采样 标准的要求。从ITU-R656规定的数字视频信号参 频率。直接进行4倍升采样，这对滤波器要求较高， 数分析可以看出，无论是PAL还是NTSC制式，它 因此可以采用2级升采样，每级提升2倍。对于第一 们在每一行显示的有效数据点数均为720点。另外， 级的色度信号滤波器，可以简化要求，其结构框图如 PAL/NTSC/PALM其实只是在场同步的时间和 图3所示。第二级滤波器由于信号已经过了第一级 长短上有细微的区别，而对于显示有效行，其波形大 滤波器，因而其过渡带加宽，可以使用较少阶数的滤 体结构是一致的。因此，只需在场同步的行中，对不 波器来实现。 万方数搭
第 5期 王 杨等:改进型多制式兼容数字视频编码器 了比较，对芯片测试结果进行了分析。 2 编码器硬件结构 数字视频编码器的工作原理就是将符合视频标 准(ITU-R601[41 & ITU-R656"')格式的数字码流转 换成模拟视频信号标准(ITU-R470E'])的全电视信 号。 本设计采用三级流水线结构，其系统框图如图 1所示，分别为多制式控制级(timing)，数字滤波级 (FIR filters)和调制级(modulate)。多制式控制级根 据预先选定的制式标准，提取数字视频码流信号中 行与场的信息，同时，将亮度和色度信息进行分离， 以供后级处理，并根据模拟电视信号标准，加上行同 步头和色载波信号。数字滤波级则根据视频标准，滤 除频带外的高频部分，并对信号的幅值进行调整，以 满足不同制式对视频信号幅度的要求。调制级则将 分离的色度信号进行调制，在加上亮度信号后，最后 得到全电视信号。 同制式进行不同的编码处理。另外，由于PAL/M制 式是 PAL与 NTSC的混合体，它有 NTSC所要求 的525行，又有PAL的逐行倒相的特点，所以可将 其通过对不同模块的组合，达到三大制式兼容的要 求。正是采用这种分模块复用的设计，在很大程度上 降低了本芯片的硬件开销。在最后实现的多制式 ASIC芯片中，多制式控制模块为 4 500门，而在早 期的单制式芯片里，这部分至少也需要3 000门。 2.2 数字滤波器的设计 为了满足不同制式下对滤波器的不同要求川， 本文提出了一种系数可配置的数字滤波器结构，它 由一组滤波器来完成不同制式对波形的滤波要求。 同其它芯片[Ci.2.b〕比较，它采用的固定系数滤波器具 有更大的实用范围。它的亮度信号滤波器有 7组系 数可选，色度信号滤波器有 4组系数可选，具体参数 特性可参见ITU-470EII。考虑到人眼对色彩突变较 敏感，本文采用低通有限冲击响应(FIR)滤波器，去 除信号中高频部分，减少了人眼对色彩跳变的突兀 感〔61。 亮度信号的FIR滤波器使用的结构采用了乘 法器的复用，节省了近一半的乘法器。由于多种系数 的滤波器是复用的，所以滤波器的阶数由其中要求 最高的那一组系数决定。另外，由于外接 A/D转换 器，有sine效应，需将信号做反sin。处理。对反sine 滤波器只进行系数调整，它可与亮度信号滤波器合 并在一起，减少了亮度信号最后输出所需的反 sine 滤波器。其示意框图如图2所示。 L u m 姗 c h l o m I'C lmedue t__--' gynch8ro Timng 'i Inter即liters LPF i1u9 0 -1I . 0 :TUPoRs6er3 TURbS jrY1v 0D c toSIN. " ”izer 恶瓢 一怪 {l 图 1 数字视频编码器系统框图 考虑到实用性，芯片中还加了串行接口模块 (IZCinterface)和色彩条发生模块(CG)。采用IZC协 议对芯片工作模式进行配置，可减少芯片的外围接 口。而色彩条发生模块可以产生标准的彩条数字视 频码流信号，供芯片测试用，它还可以对外提供标准 的行和场同步信号。 2.1 多制式控制模块的复用设计 以往的多制式控制模块[3.4〕实质上为三套独立 控制处理模块，分别满足PAL、NTSC和PAL/M 标准的要求。从ITU-R656规定的数字视频信号参 数分析可以看出，无论是PAL还是NTSC制式，它 们在每一行显示的有效数据点数均为720点。另外， PAL/NTSC/PAL M 其实只是在场同步的时间和 长短上有细微的区别，而对于显示有效行，其波形大 体结构是一致的。因此，只需在场同步的行中，对不 图 2 亮度信号滤波器结构框图 色度信号滤波器除了滤除高频信号外，还要将 色度信号由原来的6.75 MHz提升到27 MHz采样 频率。直接进行 4倍升采样，这对滤波器要求较高， 因此可以采用2级升采样，每级提升2倍。对于第一 级的色度信号滤波器，可以简化要求，其结构框图如 图3所示。第二级滤波器由于信号已经过了第一级 滤波器，因而其过渡带加宽，可以使用较少阶数的滤 波器来实现。 万方数据
564 王杨等：改进型多制式兼容数字视频编码器 2004年 十四回包@@西面四@四@画武 片面积为2.98mm×2.97mm,包括3.8万门。 表1为本芯片与芯片a同功能模块的等效门 数比较结果；表2为本芯片与其它同类芯片1的功 能比较。可以看出，芯片α在多制式控制模块部分约 需要9000门，即平均一种制式需要3000门，而采 用多制式复用结构后，该模块只需4500门，面积减 少了近一半，另外，芯片α在数字滤波器部分为一组 13.5MHZ U 系数的滤波器，需要21000门。而本芯片滤波器系 13.SMHZ V 数为亮度滤波器7组，色度滤波器2组，并可自由配 图3色度滤波器第一级结构框图 置。芯片面积上也只有28000门，可见，本芯片无论 考虑到色度滤波器系数只有NTSC和PAL各 在硬件复杂度上还是在功能上，都较同类芯片有更 两组，对使用CSD码的不利影响较小，可以将其优 大的优势。 化为CSD码的乘法器[)来实现。如果采用奇偶复 表1 芯片各模块的等效门数比较 用，相同输入下，两组计算结果存在一定偏差，经过 功能模块 本芯片芯片。 两级滤波器后，误差较大，对系数调整有一定困难。 多制式控制 4500 9000 所以，在优化为CSD码后，采用偶数阶的FIR滤波 数字滤波器 28000 21000 器，就可消除插零后奇偶阶系数计算结尾的误差。对 IC接口 2700 5000 调制模块 2800 3000 第二级的CSD优化，改为采用8级FIR滤波器来实 现，其结构如图4所示。其中的tap结构如图5所 表2各芯片功能的比较 示。 功能 本芯片芯片而芯片芯片 U 多制式 有 有 有 有 滤波器可配 有 无 无 有 I℃串行配置 有 莎 有 无 siri 主从模式 有 有 有 无 自检功能 有 无 无 无 采用飞利浦公司的SAA7113)数字视频解码 图4色度滤波器结构框图 芯片，构建了本芯片的测试平台。由VCD机产生全 电视信号，经过SAA7113转换成ITU-R656标准码 流，供本文的芯片输入，本文芯片再将其编码成全电 视信号，供模拟电视机实时输入。测试结果表明，本 video 芯片的功能完全达到设计要求。 4总结 中中中00 介绍了一种可配置的多制式兼容数字视频编码 器。详细叙述了该编码器的硬件结构，并对多制式复 图5图4中的tap结构图 用模块和数字滤波器模块进行了优化。作为消费类 电子产品，本系统在设计时，尽可能地考虑了应用的 3硬件实现与测试 灵活度。多制式兼容和软件可配置等特性增加了本 芯片的市场竞争力。整个系统通过VHDL语言描 整个电路采用流水线结构，并使用VHDL硬件 述，在FPGA硬件验证的基础上，完成了ASIC的设 描述语言进行描述。在FPGA验证正确的基础上， 计与测试，工作时钟频率满足数字视频码流27 我们采用ASIC综合工具，在0.35μm标准单元库 MHz的要求。测试结果表明，该芯片完全可以满足 下进行综合，最后用自动布局布线工具生成版图，芯 (下转第568页) 万方数搭
王 杨等:改进型多制式兼容数字视频编码器 2004年 图3 色度滤波器第一级结构框图 考虑到色度滤波器系数只有NTSC和PAL各 两组，对使用CSD码的不利影响较小，可以将其优 化为CSD码的乘法器[,1来实现。如果采用奇偶复 用，相同输入下，两组计算结果存在一定偏差，经过 两级滤波器后，误差较大，对系数调整有一定困难。 所以，在优化为CSD码后，采用偶数阶的FIR滤波 器，就可消除插零后奇偶阶系数计算结尾的误差。对 第二级的CSD优化，改为采用8级FIR滤波器来实 现，其结构如图 4所示。其中的 tap结构如图 5所 示 。 片面积为 2.98 mm X 2.97 mm，包括 3.8万门。 表 1为本芯片与芯片a [z〕同功能模块的等效门 数比较结果;表2为本芯片与其它同类芯片[1-3〕的功 能讹较。可以看出，芯片。在多制式控制模块部分约 需要 9 000门，即平均一种制式需要 3 000门，而采 用多制式复用结构后，该模块只需4 500门，面积减 少了近一半。另外，芯片a在数字滤波器部分为一组 系数的滤波器，需要 21 000门。而本芯片滤波器系 数为亮度滤波器 7组，色度滤波器2组，并可自由配 置。芯片面积上也只有 28 000门。可见，本芯片无论 在硬件复杂度上还是在功能上，都较同类芯片有更 大的优势。 表 1 芯片各模块的等效门数比较 功能模块 多制式控制 数字滤波器 PC接 口 调制模块 本芯片 4500 28000 2700 2800 芯片 。 9000 21000 5000 3000 表 2 各芯片功能的比较 尸 一有 无 有 有 无 功能 本芯片 芯 ] 芯片[z〕 芯片 有 [‘〕 有 无 无 无 有 无 有 有 无 有 有 有 有 有 多制式 滤波器可配 PC申行配置 主从模式 自检功能 图4 色度滤波器结构框图 xi. 二滋-}- -}- T videTo 图5 图4中的 tap结构图 采用飞利浦公司的SAA7113[71数字视频解码 芯片，构建了本芯片的测试平台。由VCD机产生全 电视信号，经过SAA7113转换成ITU-R656标准码 流，供本文的芯片输入，本文芯片再将其编码成全电 视信号，供模拟电视机实时输入。测试结果表明，本 芯片的功能完全达到设计要求。 叹 4 总 结 C 3 硬件实现与测试 整个电路采用流水线结构，并使用VHDL硬件 描述语言进行描述。在FPGA验证正确的基础上， 我们采用ASIC综合工具，在 0. 35 jim标准单元库 下进行综合，最后用自动布局布线工具生成版图.芯 介绍了一种可配置的多制式兼容数字视频编码 器。详细叙述了该编码器的硬件结构，并对多制式复 用模块和数字滤波器模块进行了优化。作为消费类 电子产品，本系统在设计时，尽可能地考虑了应用的 灵活度。多制式兼容和软件可配置等特性增加了本 芯片的市场竞争力。整个系统通过VHDL语言描 述，在FPGA硬件验证的基础上，完成了ASIC的设 计与测试，工作时钟频率满足数字视频码流 27 MH:的要求。测试结果表明，该芯片完全可以满足 <-F转第 568页) 万方数据
568 陈洪波等：VG202MKII精密硅片减薄机调试技术 2004年 周应进行一次PULCOM的完全校准。具体步骤可 47531 参阅操作手册)]。这里只介绍手册上未提及的关于 474.31 FPDb 0.22UMTR 运行SOI硅片的PULCOM补偿校准。 473.3 EPD-3p -0.3SUMTD TIR-3p 0.42UMTR 472.31 首先将DATA设为OI值，将设备置于“MAN- 0.44UMTR UAL”、“No.1st”模式。将0.5mm厚度校准表置于 ooDUMTR &严 472.75UMTR 472.71UMTR 1#探头下，将PULCOM置于“SETUP”模式，1#、 3#探头显示“GAGE-D模式。将探头放下，3#探头 图5调试结果 假如显示值为12，则1#探头可能显示为512或其 它值。升起探头，松开1#探头，将探头放下。将1共 6结束语 探头值调于2（这是一个经验值，可快速将1#和3 #值调至相同)，锁紧1#探头。 本文较为系统地介绍了VG202MKIⅡ精密硅片 将探头放下，检查1#探头显示值是否在12士 减薄机的几项关键调试技术及调试注意事项，对其 0.5范围内。如果不是，重复调试(1#探头所调值必 工艺精度的调试具有指导意义。 须作出相应调整)。 对1#、3#探头进行AutoZERO操作，按 参考文献： “END”回到主界面，放下两个探头应该都显示为 [1]VG202MKII Shibayama Grinder Reference Manual 0.0。升起探头，将1mm厚度校准表置于1#探头 [Z].Okamoto Corp,Japan.2002. 下，降下探头，将PULCOM置于“SETUP”模式，在 [2]PULCOM V10 machine control gage control unit[Z] 3#探头下进行AutoZERO操作，在1#探头下进行 Tokyo Corp,Japan.1999.18-19. CAL操作，输入值为500。按“END”回到主界面，取 [3]VG202MKII operation and maintenance manual[Z]. 出厚度校准表，将PULCOM置于“Auto”模式，补偿 Okamoto Corp,Japan.2002.1-13. 校准完成。 此处应注意：CAL操作输入的500值，要用 作者简介：陈洪波(1975-)，男（汉族），四 ADE测量硅片值与VG202MKII运行设定值之间 川省乐至县人，工学学士，主要从事半导体 的差别作进一步的补偿，因而不是一个固定值。 专用设备雏护及技术改造工作。 最终调试结果如图5所示。 (上接第564页) ITU-RBT.601[s].1995. 数字视频编码的要求，较同类芯片在面积和功能上 [6] ADV7175/ADV7176 integrated digital video encoder datasheet [Z].Analog Devices,1998. 有更大的优势。 [7]Oh S-H,Han S-H.An ASIC implementation of an optimized digital video encoder [J].IEEE Trans Con- 参考文献： sumer Electronics,1998,44(3):1097-1102. [1]Cummins T,Purcell J.Design techniques for a PAL/ [8]Tang Z-W,Zhang J,Min H.High-speed,pro- NTSC mixed-signal video encoder with 66 dB SNR grammable,CSD coefficient FIR filter [J].IEEE Trans Consumer Electronics,2002,48(4):834- and 0.4%differential gain [A].Proc IEEE Asia Pa- 837. cific Conf Circ and Syst [C].Seoul,South Korea, [9]SAA 113H 9-bit video input processor datasheet 1996.496-499. [Z].Philips,1998. [2] Cummins T,Murray B,Prendergast C.A PAL/ [10]The I'C-bus specification version 2.1 datasheet [Z]. NTSC digital video encoder on 0.6-um CMOS with Philips,2000. 66 dB typical SNR,0.4%differential gain,and 0.2 differential phase [J].IEEE J Sol Sta Circ,1997,32 (7):1091-1100. 作者简介：王杨(1978一)，项士研究生， [3]Rec.ITU-R BT.470-5,conventional TV systems 2001年毕业于复旦大学电子工程系电路 [s].1995. 与系统专业，主要研究方向为数字集成电 [4]Rec.ITU-R BT.601-5,digital TV systems [S]. 1995. 路的设计和祝频信号处理芯片的体系结构 [5]Rec.ITU-R BT.656-4,level of recommendation 研究。 万方数搭
陈洪波等:VG202MKII精密硅片减薄机调试技术 2004年 周应进行一次PULCOM的完全校准。具体步骤可 参阅操作手册[z1。这里只介绍手册上未提及的关于 运行 SOI硅片的PULCOM补偿校准。 首先将 DATA设为 01值，将设备置于“MANUAL" , "No. 1 st”模式。将 0. 5 mm厚度校准表置于 1#探头下，将 PULCOM 置于“SETUP”模式，1#、 3#探头显示“GAGE-D模式。将探头放下，3#探头 假如显示值为 12，则 1#探头可能显示为 512或其 它值。升起探头，松开1#探头，将探头放下。将 1# 探头值调于2(这是一个经验值，可快速将 1#和3 #值调至相同)，锁紧1#探头。 将探头放下，检查 1#探头显示值是否在 12士 0.5范围内。如果不是，重复调试(1#探头所调值必 须作出相应调整)。 对 1#,3#探头进行 AutoZERO操作，按 "END”回到主界面，放下两个探头应该都显示为 0.0。升起探头，将 1 mm厚度校准表置于 1#探头 下，降下探头，将PULCOM置于“SETUP”模式，在 3#探头下进行AutoZERO操作，在1#探头下进行 CAL操作，输入值为 500。按“END”回到主界面，取 出厚度校准表，将PULCOM 置于“Auto”模式，补偿 校准完成。 此处应注意:CAL操作输入的 500值，要用 ADE测量硅片值与 VG202MKII运行设定值之间 的差别作进一步的补偿，因而不是一个固定值。 最终调试结果如图 5所示。 475.31 474.31 4733 1 472.31 Diametric Variation=0.33 UMTR Rotation Angle=40.0 DEG FPD-bf TIR-bf FPD-3p TIR-3p TTV Ave. THK Min.THK Max.THK Cen.THK 0.22UMTR 0.40UMTR -0.35UMTR 0.42UMTR 0.44UMTR 472.55UM TR 472.31 UMTR 472.75UMTR 472.7) UMTR USE ARROW KEY TO CHANGE CROSS SECTION 图 5 调试结果 6 结束语 本文较为系统地介绍了VG202MKII精密硅片 减薄机的几项关键调试技术及调试注意事项，对其 工艺精度的调试具有指导意义。 参 考 文 献 : ， J 介 ﹂ ，上 2 一I L r L [3] VG202MKII Shibayama Grinder Reference Manual [Z]. Okamoto Corp, Japan. 2002. PULCOM V10 machine control gage control unit[Z]. Tokyo Corp, Japan. 1999. 18-19. VG202MKII operation and maintenance manual [Z]. Okamoto Corp，Japan. 2002. 1一13. 作者简介:陈洪波(1975-)，男(汉族)，四 川省乐至县人，工学学士，主要从事半导体 专用设各维护及技术改造工作 。 (上接第 564页) 数字视频编码的要求，较同类芯片在面积和功能上 有更大的优势。 参 考 文 献: [1] Cummins T,Purcell J. Design techniques for a PAL/ NTSC mixed-signal video encoder with 66 dB SNR and 0. 4写differential gain [A]. Proc IEEE Asia Pa- cific Conf Circ and Syst [C].Seoul，South Korea， 1996. 496-499. [2] Cummins T, Murray B, Prendergast C. A PAL/ NTSC digital video encoder on 0. 6-Km CMOS with 66 dB typical SNR, 0. 4写differential gain, and 0. 2 differential phase [J]. IEEE J Sol Sta Circ, 1997, 32 (7):1091-1100. [3〕 Rec. ITU-R BT. 470-5，conventional TV systems [S]. 1995. [4] Rec. ITU-R BT.601-5, digital TV systems [S]· 1995. 〔5 ] Rec. ITU-R BT. 656-4, level of recommendation ITU-R BT. 601 [S]. 1995. [6] ADV7175/ADV7176 integrated digital video encoder datasheet [Z]. Analog Devices，1998. [7] Oh S-H, Han S-H. An ASIC implementation of an optimized digital video encoder口]. IEEE Trans Con- sumer Electronics，1998，44(3):1097-1102. [8] Tang Z-W, Zhang J, Min H. High-speed, pro- grammable, CSD coefficient FIR filter [J].IEEE Trans Consumer Electronics，2002, 48(4):834- 837. [9] SAA & 113H 9-bit video input processor datasheet [Z]. Philips，1998. [10] The I'C-bus specification version 2.1 datasheet [Z]. Philips，2000. 作者简介:王 杨(1978-)，硕士研究生， 2001年毕业于复旦大学电子工程 系电路 与系统专业，主妥研究方向为数字集成 电 路的设计和视频信号处理芯片的体 系结构 研 究。 万方数据